JPH0576767B2 - - Google Patents
Info
- Publication number
- JPH0576767B2 JPH0576767B2 JP59067636A JP6763684A JPH0576767B2 JP H0576767 B2 JPH0576767 B2 JP H0576767B2 JP 59067636 A JP59067636 A JP 59067636A JP 6763684 A JP6763684 A JP 6763684A JP H0576767 B2 JPH0576767 B2 JP H0576767B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- nitride film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 230000001590 oxidative effect Effects 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置の製造方法に関し、詳しく
は、微細なエミツタ幅を有し、高速性能のすぐれ
たバイポーラトランジスタの製造方法に関する。
は、微細なエミツタ幅を有し、高速性能のすぐれ
たバイポーラトランジスタの製造方法に関する。
従来ホトエツチング技術により加工できる限界
を越えた微細なエミツタを形成するためには、パ
ターンをホトエツチングによつて形成した後、サ
イドエツチなどの方法によりパターンの周縁部を
加工し、パターン中心部に微細なエミツタを形成
し、その外周にベースコンタクトを形成する方法
が取られてきた。しかしながら、これらの方法で
微細なエミツタを形成した場合、エミツタの最大
電流密度には限度があるために一定の電流を流す
場合にはエミツタ幅が狭くなるにしたがつてエミ
ツタ長を長くする必要がある。このために素子寸
法はあまり少さくできず、コレクタ・ベース容量
(C)が大きく、高速化する上での大きな障害になつ
ていた。
を越えた微細なエミツタを形成するためには、パ
ターンをホトエツチングによつて形成した後、サ
イドエツチなどの方法によりパターンの周縁部を
加工し、パターン中心部に微細なエミツタを形成
し、その外周にベースコンタクトを形成する方法
が取られてきた。しかしながら、これらの方法で
微細なエミツタを形成した場合、エミツタの最大
電流密度には限度があるために一定の電流を流す
場合にはエミツタ幅が狭くなるにしたがつてエミ
ツタ長を長くする必要がある。このために素子寸
法はあまり少さくできず、コレクタ・ベース容量
(C)が大きく、高速化する上での大きな障害になつ
ていた。
本発明は素子面積を増加することなく、エミツ
タ長を長くし、許容電流の大きいバイポーラトラ
ンジスタの製造方法を提供することにある。
タ長を長くし、許容電流の大きいバイポーラトラ
ンジスタの製造方法を提供することにある。
従来、エミツタパターン周辺に形成したセルフ
アラインによる微細パターンはベース層のコンタ
クトに使用されていたが、本発明ではパターン周
辺に形成した微細パターンをエミツタ層として用
い、従来のエミツタ部をベースコンタクトとして
用いるもので、従来構造に比較して３倍以上のエ
ミツタ長が確保できる。また、この方法では精度
の高いエミツタ幅が得られ、ベース・エミツタ順
方向電圧の変動などを小さくできる。
アラインによる微細パターンはベース層のコンタ
クトに使用されていたが、本発明ではパターン周
辺に形成した微細パターンをエミツタ層として用
い、従来のエミツタ部をベースコンタクトとして
用いるもので、従来構造に比較して３倍以上のエ
ミツタ長が確保できる。また、この方法では精度
の高いエミツタ幅が得られ、ベース・エミツタ順
方向電圧の変動などを小さくできる。
以下、本発明の一実施例を第１図、第２図によ
り説明する。第１図はエミツタ領域をセルフアラ
インで形成する方法を示す図であり、まず、同図
ａに示すように半導体基板１上に二酸化珪素膜
２、窒化珪素膜３、多結晶シリコン４、第２の窒
化珪素膜５を重ねて形成し、ホトエツチング技術
により窒化珪素膜５とその下の多結晶シリコン４
を除去し、開口部６を形成する。次に多結晶シリ
コン４の露出している側面を酸化し、二酸化珪素
膜７を形成すると同図ｂの構造が得られる。次に
第２の多結晶シリコンを被着し、開口部６に合わ
せてホトエツチングを行ない同図ｃに示す多結晶
シリコン８を形成する。その後第２の窒化珪素５
を熱リン酸により完全に除去し、露出した二酸化
珪素７を弗化水素酸をエツチ液として用いたエツ
チングによつて除去する（同図ｄ）。次に多結晶
シリコン４，８をマスクとして用い窒化珪素膜２
を熱リン酸により選択エツチして、多結晶シリコ
ンを除去した後、二酸化珪素膜２を弗化水素酸系
の液で除去すると同図ｅの構造が形成でき、多結
晶シリコンの酸化膜の厚さによつて決定される微
細な開口部９が形成できる。この微細な開口部９
は中央の窒化珪素膜の残つている領域の周辺に環
状に形成される。この環状の領域がエミツタとな
る部分で、その幅は側面の二酸化珪素膜７の厚さ
を200nｍにした場合が300nｍである。
り説明する。第１図はエミツタ領域をセルフアラ
インで形成する方法を示す図であり、まず、同図
ａに示すように半導体基板１上に二酸化珪素膜
２、窒化珪素膜３、多結晶シリコン４、第２の窒
化珪素膜５を重ねて形成し、ホトエツチング技術
により窒化珪素膜５とその下の多結晶シリコン４
を除去し、開口部６を形成する。次に多結晶シリ
コン４の露出している側面を酸化し、二酸化珪素
膜７を形成すると同図ｂの構造が得られる。次に
第２の多結晶シリコンを被着し、開口部６に合わ
せてホトエツチングを行ない同図ｃに示す多結晶
シリコン８を形成する。その後第２の窒化珪素５
を熱リン酸により完全に除去し、露出した二酸化
珪素７を弗化水素酸をエツチ液として用いたエツ
チングによつて除去する（同図ｄ）。次に多結晶
シリコン４，８をマスクとして用い窒化珪素膜２
を熱リン酸により選択エツチして、多結晶シリコ
ンを除去した後、二酸化珪素膜２を弗化水素酸系
の液で除去すると同図ｅの構造が形成でき、多結
晶シリコンの酸化膜の厚さによつて決定される微
細な開口部９が形成できる。この微細な開口部９
は中央の窒化珪素膜の残つている領域の周辺に環
状に形成される。この環状の領域がエミツタとな
る部分で、その幅は側面の二酸化珪素膜７の厚さ
を200nｍにした場合が300nｍである。
微細なエミツタ領域を形成後、第２図ａに示す
ようにベース層１０を不純物の選択打込みにより
形成し、同図ｂに示すようにヒ素を添加した多結
晶シリコン１１を形成し、パターンニングする。
次に熱処理を行なつて多結晶シリコン１１に含ま
れるヒ素を半導体基板１内に拡散させ、環状のエ
ミツタ層１２を形成し、次に、多結晶シリコン１
１の表面を酸化して、二酸化珪素膜１３で被う
（同図ｃ）。次に環状エミツタ１２の中央部上の窒
化珪素膜３と二酸化珪素膜２および多結晶シリコ
ン１１上の二酸化珪素膜１３を選択エツチングし
てコンタクト部を形成し、アルミニウム電極１４
を形成すると中央にベースコンタクトを持つ環状
エミツタのトランジスタが完成する。
ようにベース層１０を不純物の選択打込みにより
形成し、同図ｂに示すようにヒ素を添加した多結
晶シリコン１１を形成し、パターンニングする。
次に熱処理を行なつて多結晶シリコン１１に含ま
れるヒ素を半導体基板１内に拡散させ、環状のエ
ミツタ層１２を形成し、次に、多結晶シリコン１
１の表面を酸化して、二酸化珪素膜１３で被う
（同図ｃ）。次に環状エミツタ１２の中央部上の窒
化珪素膜３と二酸化珪素膜２および多結晶シリコ
ン１１上の二酸化珪素膜１３を選択エツチングし
てコンタクト部を形成し、アルミニウム電極１４
を形成すると中央にベースコンタクトを持つ環状
エミツタのトランジスタが完成する。
本発明によれば同じベース面積において、エミ
ツタ長を３倍以上にすることができると同時に寸
法精度の高い狭いエミツタ幅が実現でき、その効
果は非常に大きい。
ツタ長を３倍以上にすることができると同時に寸
法精度の高い狭いエミツタ幅が実現でき、その効
果は非常に大きい。
なお、実施例では説明を簡単にするためにベー
スおよびエミツタ部のみを記したが、実際のLSI
で使用する場合には素子間を分離するためのアイ
ソレーシヨンやコレクタ抵抗を下げるための埋込
層などが形成されることはいうまでもない。ま
た、エミツタおよびコレクタを多結晶シリコンに
より引き出す方式で問題となる多結晶シリコンの
抵抗はその表面をシリサイド化することにより解
決できることはいうまでもない。
スおよびエミツタ部のみを記したが、実際のLSI
で使用する場合には素子間を分離するためのアイ
ソレーシヨンやコレクタ抵抗を下げるための埋込
層などが形成されることはいうまでもない。ま
た、エミツタおよびコレクタを多結晶シリコンに
より引き出す方式で問題となる多結晶シリコンの
抵抗はその表面をシリサイド化することにより解
決できることはいうまでもない。
第１図および第２図は本発明を説明するための
断面構造図である。 １……シリコン基板、２，７，１３……二酸化
珪素膜、３，５……窒化珪素膜、４，８，１１…
…多結晶シリコン、１０……ベース層、１２……
エミツタ層。
断面構造図である。 １……シリコン基板、２，７，１３……二酸化
珪素膜、３，５……窒化珪素膜、４，８，１１…
…多結晶シリコン、１０……ベース層、１２……
エミツタ層。
Claims (1)
- １ 半導体基板の主表面上に、第１の酸化シリコ
ン膜、第１の窒化シリコン膜、第１の多結晶シリ
コン膜および第２の窒化シリコン膜を順次積層し
て形成する工程と、上記第２の窒化シリコン膜と
上記第１の多結晶シリコン膜の所定部分を選択的
に除去する工程と、上記第１の多結晶シリコン膜
の露出された側部を酸化して第２の酸化シリコン
膜を形成する工程と、上記第１の窒化シリコン膜
の露出された部分を覆い上記第２の窒化シリコン
膜上へ延伸する、所定の形状を有する第２の多結
晶シリコン膜を形成する工程と、上記第２の窒化
シリコン膜および上記第２の酸化シリコン膜を除
去し、さらに上記第１の窒化シリコン膜の露出さ
れた部分およびその下の上記第１の酸化シリコン
膜を除去して、上記半導体基板の主表面の一部を
露出させる工程と、上記第１および第２の多結晶
シリコン膜を除去する工程と、上記半導体基板の
露出された主表面およびそれに包囲された領域を
介して上記半導体基板に不純物をドープしてベー
ス層を形成する工程と、上記露出された主表面を
介して上記半導体基板に他の不純物をドープして
環状のエミツタを形成する工程を、少なくとも含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067636A JPS60211975A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067636A JPS60211975A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60211975A JPS60211975A (ja) | 1985-10-24 |
| JPH0576767B2 true JPH0576767B2 (ja) | 1993-10-25 |
Family
ID=13350675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59067636A Granted JPS60211975A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211975A (ja) |
-
1984
- 1984-04-06 JP JP59067636A patent/JPS60211975A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60211975A (ja) | 1985-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6134972A (ja) | バイポ−ラトランジスタ構造体 | |
| JPH0576767B2 (ja) | ||
| JPS628939B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| JPH0136710B2 (ja) | ||
| JPS60164356A (ja) | 半導体装置 | |
| JPS6252966A (ja) | 半導体装置の製造方法 | |
| JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
| JPS6214948B2 (ja) | ||
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPS6142138A (ja) | 半導体装置における微細孔の形成方法および半導体装置の製造方法 | |
| JPS60111464A (ja) | 半導体装置の製造方法 | |
| JPH11233521A (ja) | 半導体装置の製造方法 | |
| JPH02119258A (ja) | 半導体装置の製造方法 | |
| JPS6126259A (ja) | 半導体装置の製造方法 | |
| JPS6384065A (ja) | 半導体装置の製造方法 | |
| JPS59198758A (ja) | 半導体装置の製法 | |
| JPS6245174A (ja) | 半導体装置の製造方法 | |
| JPH01225161A (ja) | 半導体装置の製造方法 | |
| JPH08274113A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61112375A (ja) | 半導体装置の製造方法 | |
| JPH0570931B2 (ja) | ||
| JPH04307966A (ja) | 半導体装置及びその製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 |