JPH01119064A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01119064A JPH01119064A JP62274736A JP27473687A JPH01119064A JP H01119064 A JPH01119064 A JP H01119064A JP 62274736 A JP62274736 A JP 62274736A JP 27473687 A JP27473687 A JP 27473687A JP H01119064 A JPH01119064 A JP H01119064A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- nitride film
- manufacturing
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に高周波バイ
ポーラトランジスタの製造方法に関する。
ポーラトランジスタの製造方法に関する。
従来の高周波バイポーラトランジスタの製造方法の一例
を第２図（ａ）乃至（ｈ）に示す。
を第２図（ａ）乃至（ｈ）に示す。
先ず、第２図（ａ）に示すようにＮ型半導体基板２１に
Ｎ型エピタキシャル層２２を成長させ、更にこの上に同
図（ｂ）のように１μｍ程度の熱酸化膜２３を成長する
。
Ｎ型エピタキシャル層２２を成長させ、更にこの上に同
図（ｂ）のように１μｍ程度の熱酸化膜２３を成長する
。
そして、同図（Ｃ）のようにフォトリソグラフィ技術に
より前記熱酸化膜２３を選択エツチングしてグラフトベ
ース拡散窓２４を開け、この窓を通してＰ型不純物を導
入してグラフトベース領域２５を形成する。更に、同図
（ｄ）のようにグラフトベース領域２５で挟まれる領域
の前記熱酸化膜２３を除去してベース拡散窓２６を開け
、ここからＰ型不純物牽導入してベース領域２７を、形
成する。
より前記熱酸化膜２３を選択エツチングしてグラフトベ
ース拡散窓２４を開け、この窓を通してＰ型不純物を導
入してグラフトベース領域２５を形成する。更に、同図
（ｄ）のようにグラフトベース領域２５で挟まれる領域
の前記熱酸化膜２３を除去してベース拡散窓２６を開け
、ここからＰ型不純物牽導入してベース領域２７を、形
成する。
次いで、同図（ｅ）のように前記ベース拡散窓２６の周
囲を覆うようにフォトレジスト２８を選択的に形成した
後、このフォトレジスト２８をマスフにして前記熱酸化
膜２３の等方性エツチングを行い、同図（ｆ）のように
テーバ状断面をした開口部２９を形成する。これは、後
工程において形成するアルミニウム配線のステップカバ
レッジ改善に有効となる。
囲を覆うようにフォトレジスト２８を選択的に形成した
後、このフォトレジスト２８をマスフにして前記熱酸化
膜２３の等方性エツチングを行い、同図（ｆ）のように
テーバ状断面をした開口部２９を形成する。これは、後
工程において形成するアルミニウム配線のステップカバ
レッジ改善に有効となる。
次いで、同図（ｇ）のように開口部２９に熱酸化膜３０
を形成し、かつこの熱酸化膜３０を選択エツチングして
同図（ｈ）のようなエミッタ拡散窓３１を開け、ここか
らＮ型不純物を導入してエミッタ領域３２を形成する。
を形成し、かつこの熱酸化膜３０を選択エツチングして
同図（ｈ）のようなエミッタ拡散窓３１を開け、ここか
らＮ型不純物を導入してエミッタ領域３２を形成する。
以下コンタクト、メタライズ工程等周知の配線工程を施
すことにより、高周波バイポーラトランジスタが完成す
る。
すことにより、高周波バイポーラトランジスタが完成す
る。
上述した従来の高周波トランジスタの製造方法は、後工
程におけるアルミニウム配線のステップカバレッジを改
善するために、第２図（ｅ）及び（ｆ）の工程において
、フォトレジスト２８を用いて熱酸化膜２３をテーパ状
にエツチングして開口部２９を形成する工程が必要とさ
れる。このため、このフォトレジスト２８の塗布工程、
フォトレジストを選択形成する工程及び熱酸化膜２３を
等方性エツチングする工程が必要となり、バイポーラト
ランジスタの製造に直接関係しないフォトリソグラフィ
工程が一工程増え、製造工程が複雑になるという問題が
ある。
程におけるアルミニウム配線のステップカバレッジを改
善するために、第２図（ｅ）及び（ｆ）の工程において
、フォトレジスト２８を用いて熱酸化膜２３をテーパ状
にエツチングして開口部２９を形成する工程が必要とさ
れる。このため、このフォトレジスト２８の塗布工程、
フォトレジストを選択形成する工程及び熱酸化膜２３を
等方性エツチングする工程が必要となり、バイポーラト
ランジスタの製造に直接関係しないフォトリソグラフィ
工程が一工程増え、製造工程が複雑になるという問題が
ある。
本発明は、アルミニウム配線のステップカバレッジを改
善するためのフォトリソグラフィ工程を不要にして製造
工程の簡略化を可能とする半導体装置の製造方法を提供
することを目的としている。
善するためのフォトリソグラフィ工程を不要にして製造
工程の簡略化を可能とする半導体装置の製造方法を提供
することを目的としている。
本発明の半導体装置の製造方法は、一導電型の半導体エ
ピタキシャル層の素子形成領域上に選択的に窒化膜を形
成する工程と、この窒化膜をマスクにしてエピタキシャ
ル層の他の領域表面を選択酸化して厚い酸化膜を形成す
る工程と、前記窒化膜を選択エツチングしかつ他の導電
型不純物を導入してグラフトベース領域を形成する工程
と、前記窒化膜を全て除去しかつ前記厚い酸化膜をマス
クにして他の導電型不純物を導入してベース領域を形成
する工程と、前記素子形成領域上に薄い酸化膜を形成し
かつこれを選択エツチングした上で一導電型不純物を導
入してエミッタ領域を形成する工程とを含んで高周波バ
イポーラトランジスタを形成している。
ピタキシャル層の素子形成領域上に選択的に窒化膜を形
成する工程と、この窒化膜をマスクにしてエピタキシャ
ル層の他の領域表面を選択酸化して厚い酸化膜を形成す
る工程と、前記窒化膜を選択エツチングしかつ他の導電
型不純物を導入してグラフトベース領域を形成する工程
と、前記窒化膜を全て除去しかつ前記厚い酸化膜をマス
クにして他の導電型不純物を導入してベース領域を形成
する工程と、前記素子形成領域上に薄い酸化膜を形成し
かつこれを選択エツチングした上で一導電型不純物を導
入してエミッタ領域を形成する工程とを含んで高周波バ
イポーラトランジスタを形成している。
次に、本発明を図面を参照して説明する。
第１図（ａ）乃至第１図（ｇ）は本発明の一実施例を工
程順に示す断面図である。
程順に示す断面図である。
先ず、第１図（ａ）に示すように、Ｎ型半導体基板１に
Ｎ型エピタキシャル層２を成長させ、更にこのエピタキ
シャル層２の表面に同図（ｂ）のように約１０００入熱
度の窒化膜３を形成する。
Ｎ型エピタキシャル層２を成長させ、更にこのエピタキ
シャル層２の表面に同図（ｂ）のように約１０００入熱
度の窒化膜３を形成する。
次いで、同図（Ｃ）のようにトランジスタを形成する領
域にのみ窒化膜３を残すように選択エツチングし、他の
領域４において半導体基板１を露呈させる。そして、前
記窒化膜３をマスクにして半導体基板１を熱酸化し、同
図（ｄ）のように領域４に厚い酸化ｗＡ５を形成する。
域にのみ窒化膜３を残すように選択エツチングし、他の
領域４において半導体基板１を露呈させる。そして、前
記窒化膜３をマスクにして半導体基板１を熱酸化し、同
図（ｄ）のように領域４に厚い酸化ｗＡ５を形成する。
この酸化膜５は所謂ＬＯＣＯ３法により形成され、その
端部はテーパ状をしたバーズビークとして形成される。
端部はテーパ状をしたバーズビークとして形成される。
次に、前記窒化膜３をフォトリソグラフィ工程により、
選択的にエツチングし、同図（ｅ）のようにグラフトベ
ース拡散窓６を開ける。そして、ここからＰ型不純物を
導入し、グラフトベース領域７を形成する。
選択的にエツチングし、同図（ｅ）のようにグラフトベ
ース拡散窓６を開ける。そして、ここからＰ型不純物を
導入し、グラフトベース領域７を形成する。
更に、前記窒化膜３を全て除去した後、同図（ｆ）のよ
うに前記酸化膜５をマスクにしてＰ型不純物を導入し、
ベース領域８を形成する。
うに前記酸化膜５をマスクにしてＰ型不純物を導入し、
ベース領域８を形成する。
しかる後、同図（ｇ）のように、薄い酸化膜９を成長し
た後、フォトリソグラフィ工程により酸化膜９を選択エ
ツチングしてエミッタ拡散窓１０を開け、ここからＮ型
不純物を導入することによりエミッタ領域１１を形成す
る。
た後、フォトリソグラフィ工程により酸化膜９を選択エ
ツチングしてエミッタ拡散窓１０を開け、ここからＮ型
不純物を導入することによりエミッタ領域１１を形成す
る。
以下、コンタクト、メタライズ工程等、周知の配線工程
を施すことにより高周波バイポーラトランジスタが完成
する。
を施すことにより高周波バイポーラトランジスタが完成
する。
この製造方法によれば、トランジスタ形成領域の周囲に
形成される酸化膜５は、窒化膜３を利用したＬＯＣＯ３
法により形成しているので、その端部にはテーパ状をし
たバーズビークが形成され、ベース拡散窓６における段
差は酸化膜厚の約１／２程度となる。これにより、アル
ミニウム配線のステップカバレッジを改善でき、このた
めに必要とされていたフォトリソグラフィ工程を不要と
し、工程数の低減を図ることが可能となる。
形成される酸化膜５は、窒化膜３を利用したＬＯＣＯ３
法により形成しているので、その端部にはテーパ状をし
たバーズビークが形成され、ベース拡散窓６における段
差は酸化膜厚の約１／２程度となる。これにより、アル
ミニウム配線のステップカバレッジを改善でき、このた
めに必要とされていたフォトリソグラフィ工程を不要と
し、工程数の低減を図ることが可能となる。
以上説明したように本発明によれば、半導体エピタキシ
ャル層の素子形成領域上に選択的に形成した窒化膜をマ
スクにして厚い酸化膜を形成しているので、この素子形
成領域の周囲に形成される酸化膜の端部はバーズビーク
としてテーパ状とされ、その段差を酸化膜厚の約１７２
程度に低減できる。これにより、アルミニウム配線のス
テップカバレッジを改善でき、このために必要とされて
いたフォトリソグラフィ工程を不要とし、工程数を低減
して半導体装置の製造を容易なものにするという効果が
ある。
ャル層の素子形成領域上に選択的に形成した窒化膜をマ
スクにして厚い酸化膜を形成しているので、この素子形
成領域の周囲に形成される酸化膜の端部はバーズビーク
としてテーパ状とされ、その段差を酸化膜厚の約１７２
程度に低減できる。これにより、アルミニウム配線のス
テップカバレッジを改善でき、このために必要とされて
いたフォトリソグラフィ工程を不要とし、工程数を低減
して半導体装置の製造を容易なものにするという効果が
ある。
第１図（ａ）乃至第１図（ｇ）は本発明の一実施例を製
造工程順に示す断面図、第２図（ａ）乃至第２図（ｈ）
は従来の製造方法を工程順に示す断面図である。 １・・・Ｎ型半導体基板、２・・・Ｎ型エピタキシャル
層、３・・・窒化膜、４・・・他の領域、５・・・酸化
膜、６・・・グラフトベース拡散窓、７・・・グラフト
ベース領域、８・・・ベース領域、９・・・酸化膜、１
０・・・エミッタ拡散窓、１１・・・エミッタ領域、２
１・・・Ｎ型半導体基板、２２・・・Ｎ型エピタキシャ
ル層、２３・・・熱酸化膜、２４・・・グラフトベース
拡散窓、２５・・・グラフトベース領域、２６・・・ベ
ース拡散窓、２７・・・ベース領域２７．２日・・・フ
ォトレジスト、２９・・・開口部、３０・・・熱酸化膜
、３１・・・エミッタ拡散窓、３２・・・エミッタ領域
。 第１図 第１図 法 曽 （ト） −円 さ −
造工程順に示す断面図、第２図（ａ）乃至第２図（ｈ）
は従来の製造方法を工程順に示す断面図である。 １・・・Ｎ型半導体基板、２・・・Ｎ型エピタキシャル
層、３・・・窒化膜、４・・・他の領域、５・・・酸化
膜、６・・・グラフトベース拡散窓、７・・・グラフト
ベース領域、８・・・ベース領域、９・・・酸化膜、１
０・・・エミッタ拡散窓、１１・・・エミッタ領域、２
１・・・Ｎ型半導体基板、２２・・・Ｎ型エピタキシャ
ル層、２３・・・熱酸化膜、２４・・・グラフトベース
拡散窓、２５・・・グラフトベース領域、２６・・・ベ
ース拡散窓、２７・・・ベース領域２７．２日・・・フ
ォトレジスト、２９・・・開口部、３０・・・熱酸化膜
、３１・・・エミッタ拡散窓、３２・・・エミッタ領域
。 第１図 第１図 法 曽 （ト） −円 さ −
Claims (1)
- （１）一導電型の半導体エピタキシャル層の素子形成領
域上に選択的に窒化膜を形成する工程と、この窒化膜を
マスクにして前記エピタキシャル層の他の領域表面を選
択酸化して厚い酸化膜を形成する工程と、前記窒化膜を
選択エッチングしかつ他の導電型不純物を導入してグラ
フトベース領域を形成する工程と、前記窒化膜を全て除
去しかつ前記厚い酸化膜をマスクにして他の導電型不純
物を導入してベース領域を形成する工程と、前記素子形
成領域上に薄い酸化膜を形成しかつこれを選択エッチン
グした上で一導電型不純物を導入してエミッタ領域を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274736A JPH01119064A (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274736A JPH01119064A (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01119064A true JPH01119064A (ja) | 1989-05-11 |
Family
ID=17545862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62274736A Pending JPH01119064A (ja) | 1987-10-31 | 1987-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01119064A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58102559A (ja) * | 1981-12-14 | 1983-06-18 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS58106865A (ja) * | 1981-12-19 | 1983-06-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS60128663A (ja) * | 1983-12-15 | 1985-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-10-31 JP JP62274736A patent/JPH01119064A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58102559A (ja) * | 1981-12-14 | 1983-06-18 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS58106865A (ja) * | 1981-12-19 | 1983-06-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS60128663A (ja) * | 1983-12-15 | 1985-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPH01119064A (ja) | 半導体装置の製造方法 | |
| JPS6294985A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JP2625373B2 (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS61112375A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05259446A (ja) | 半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPS5829620B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPH0239438A (ja) | 半導体装置の製造方法 | |
| JPS63122272A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPS59125620A (ja) | 半導体装置の製造方法 | |
| JPS621267B2 (ja) | ||
| JPH04321233A (ja) | 半導体装置の製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS6159664B2 (ja) |