JPS60211978A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術に関するもので、例えば半導体
集積回路におけるバイポーラトランジスタの形成に利用
して有効な技術に関する。

［背景技術］ 従来のバイポーラ集積回路におけるバイポーラトランジ
スタの一般的な形成方法とその構造は、例えば日経エレ
クトロニクス１９８１年９月２８日号（Ｎｏ、２７４’
）１２２頁等において知られている。第１図はそのよう
な公知のバイポーラトランジスタの一構成例を示すもの
である。

すなわち、バイポーラトランジスタは、Ｐ型シリコンか
らなる半導体基板１上に、酸化膜を形成してからこの酸
化膜の適当な位置に埋込み拡散用パターンの穴をあけ、
この酸化膜をマスクとしてひ素もしくはアンチモン等の
Ｎ、型不純物を熱拡散して部分的にＮ＋＋込層２を形成
する。

そして、上記酸化膜を除去してからチャンネルストッパ
用のＰ＋型拡散層３を形成し、その上に気相成長法によ
りＮ−型エピタキシャル層４を成長させ、その表面に酸
化膜（ＳｉＯ２）と窒化膜（Ｓ　ｉ　３　Ｎ４　）を形
成する。その後、ホトエツチングにより上記酸化膜と窒
化膜を部分的に除去し、これをマスクとしてその部分に
分離用の比較的厚い酸化膜５を形成した後、窒化膜を取
り除く。

それから、窒化膜等でマスクしてコレクタ領域の引上げ
口となる部分にリン等のＮ型不純物の選択熱拡散処理を
行なってＮ＋型型数散層６形成し、またＮ−型エピタキ
シャル層４上には同じく選択熱拡散処理によりＰ型ベー
ス領域７を形成してから、このＰ型ベース領域７内に選
択熱拡散処理によってＮ＋＋エミッタ領域８を形成する
ことにより、第１図に示すようなＮＰＮ型のバイポーラ
１〜ランジスタが形成されていた。

ところが、上記のような構造のバイポーラトランジスタ
にあっては、実質的にトランジスタとして動作する領域
は、第１図に鎖線Ａで示されているエミッタ８およびそ
の下方の部分にすぎない。

にもかかわらず、トランジスタ全体は、同図に示すよう
にエミッタ領域の外側にベース引出し電極を接触させる
外部ベース領域８ａやコレクタ引上げ口６が形成されて
いるため、占有面積が不必要に大きく集積度を著しく低
下させる要因となっている。また、ベース領域８やコレ
クタ領域（引上げ口６およびＮ＋＋込層２）がかなり太
きいため、ベース抵抗やベース・コレクタ間の接合容量
Ｃ１゜およびコレクタ・基板間の接合容量ＣＴ３が大き
いため、トランジスタの動作速度も遅くなっていた。

さらに、第１図に示すように、基板の主面に形成された
厚い熱酸化膜５によって素子間の分離が行なわれる構造
にあっては、酸化膜５の端にバーズビークが生ずるため
その分トランジスタの面積が大きくなり集積度が低下す
るとともに、酸化膜５の下に形成されたチャンネルスト
ッパ領域３を含めて考えると、更にトランジスタの集積
度が低いことを明らかである。

［発明の目的］ この発明の目的は、半導体集積回路装置において占有面
積が小さく高集積化可能で、しかも高性能な理想的トラ
ンジスタを構成できる半導体技術提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、半導体基板の主面上に、絶縁膜と導電層を交
互にサンドインチ状に重ねて形成するとともに、これら
を貫通する穴を形成し、かつこの穴の中に単結晶シリコ
ンのような活性半導体を形成させ、その表面および基板
あるいは基板上に積層された絶縁膜間の導電層から穴の
中の半導体に対して適当な不純物を拡散させて、能動領
域となる拡散層を形成させることによって、占有面積お
よび接合容量を減らして、高性能かつ高集積化可能なト
ランジスタを構成するという上記目的を達成するもので
ある。

［実施例１］ 第２図〜第８図は、本発明をバイポーラ集積回路に適用
した場合の一実施例を製造工程順に示したものである。

この実施例では、特に制限されないが、先ずＰ型シリコ
ンのような半導体基板１上に熱拡散もしくはイオン打込
みによって選択的にＮ＋型型数散層１２、またその外側
にチャンネルストッパ層となるＰ＋型拡散層３を形成し
てから、基板１の表面に熱酸化による酸化膜（ＳｉＯ２
膜）等からなる一層目の絶縁膜１４を形成し、その上に
ポリシリコン（多結晶シリコン）あるいはメタルシリサ
イド（金属とシリコンの化合物）等からなる一層目の導
電層１５をデポジションさせる（第２図）。

それから、ホトエツチングにより不用な部分の導電層１
５を除去して、上記Ｎ＋型型数散層２の上方を広く覆う
ように、のちにコレクタ引出し用となる電極１５ａを形
成した後、その上に酸化膜（ＳｉＣ２）あるいは窒化膜
（Ｓｉ３Ｎ４）等からなる二層目の絶縁膜１６をＣＶＤ
法（ケミカル・ベイパ・デポジション法）等により形成
し、さらにその上にポリシリコンあるいはメタルシリサ
イド等からなる二層目の導電層１７を形成する（第３図
）。

次に、ホトエツチングにより上記二層目の導電層１７の
不用な部分を除去して、上記コレクタ引出し用電極１５
ａの一部と重複するように、のちにベース引出し用とな
る電極１７’ａを形成してから、その上に三層目の絶縁
膜１８を同じ＜ＣＶＤ法によりデポジションさせる（第
４図）。

しかる後、上記Ｎ＋型型数散層２の上方に、上記一層目
から三層目の絶縁膜１４，１６．１８および一層目と二
層目の引出し用電極１５ａ、１７ａを貫通して基板表面
に達するような貫通穴１９を形成してから、ＣＶＤ法に
よりＮ型不純物が低濃度にドープされたポリシリコン層
２０を絶縁膜１８の上に全面的に厚くデポジションさせ
る（第５図）。

それから、エッチバックを施して上記絶縁膜１８上のポ
リシリコン層２０をエツチングし、上記貫通穴１９内に
ポリシリコンが残るように平坦化する。その後、貫通穴
１９内のポリシリコンに対してレーザを照射してアニー
ルすることにより、貫通穴１９内のポリシリコンを単結
晶化させ、Ｎ−型の単結晶シリコン２１とする。それか
ら熱処理を施すと、基板上のＮ＋型型数散層１２ら上記
単結晶シリコン２１内にＮ型不純物が拡散して、単結晶
シリコン２１の下部にコレクタ領域となるＮ十拡散層２
２が形成される。このとき、熱処理時間を適当に設定す
ることにより、第６図に示すように、Ｎ十拡散層２２が
、コレクタ引出し用電極１５ａに接触し、かつ二層目の
絶縁膜１６は越えないように拡散させることができる。

次に、上記貫通穴１９内の単結晶シリコン２１および絶
縁膜１８の上にノンドープ・ポリシリコン（不純物がド
ープされていないポリシリコン）２３をデポジションさ
せてから、このノンドープポリシリコン２３に先ずボロ
ンのようなＰ型不純物を打ち込んでから熱処理を施す。

すると、このポリシリコン２３からの拡散によってベー
ス領域となるＰ＋型拡散層２４が形成され、このＰ＋型
拡散層２４が二層目の引出し電極１７ａに接触される（
第７図）。

そこで、次に上記ポリシリコン２３に対しひ素のような
Ｎ型不純物を打ち込んでから熱処理を施し、ポリシリコ
ン１３からの拡散によってエミッタ領域となるＮ＋型型
数散層２５形成する。しかる後、ホトエツチングにより
ポリシリコン２３の不用な部分を除去して、エミッタ用
ポリシリコン電極２３ａを形成する。

それから、前記コレクタ引出し用電極１５ａおよびベー
ス引出し用電極１７ａに対するコンタクトホール２８ａ
、２８ｂを形成して第８図の状態となる。第８図の状態
の後は、絶縁膜１８の上にアルミニウムを全面的に蒸着
した後、ホトエツチングによりベース、エミッタおよび
コレクタの各アルミ電極を形成して完成状態とされる。

上記実施例のようなバイポーラトランジスタの構造によ
ると、貫通穴１９内に上から順に縦方向に並んで形成さ
れたＮ＋型型数散層２５Ｐ＋型拡散層２４．Ｎ−型単結
晶シリコン領域２１ａおよびＮ＋＋散層２２が、それぞ
れエミッタ、ベースおよびコレクタとされることにより
縦型のＮＰＮ型のトランジスタが形成されている。その
ため、貫通穴１９内の各拡散層がすべて実質的なトラン
ジスタ動作に寄与し得るようになり、第１図に示す構造
のトランジスタのように一１実質的なトランジスタ動作
に寄与しない外部ベース領域やコレクタ引上げ口が不要
となり、エミッタサイズがトランジスタの大きさとなる
。

これによって、トランジスタの占有面積が大幅に低減さ
れるとともに、ベース・コレクタ間の接合容量Ｃ工。お
よびコレクタ・基板間の接合容量ＣＴ８が非常に小さく
なり、かつベース抵抗も最小となる。しかも、外部ベー
ス引出し用電極１７ａおよびコレクタ引出し用電極１５
ａは比較的厚い絶縁膜で囲まれているため、素子領域以
外の寄生容量も小さい。その結果、トランジスタの動作
速度が大幅に向上される。

また、上記実施例においては、基板主面のＮ＋型型数散
層１２らのわき上がりによるコレクタ領域となるＮ＋＋
散層２２の高さおよびベース領域となるＰ＋型拡散層２
４の深さを適当に制御するとともに、貫通穴１９内に充
填されるポリシリコン２０の濃度を適当に設定しておく
ことにより、トランジスタのｆＴを左右する最も大きな
要因となるＮ−型単結晶シリコン領域２１ａの厚みと濃
度をそれぞれ最適値にしてやることができる。さらに、
上記実施例では、貫通穴１９内の単結晶シリコン２１の
上に形成したポリシリコン電極２３ａからの拡散によっ
てベース領域となるＰ＋型拡散層２４およびエミッタ領
域となるＮ＋型型数散層２５形成されているため、非常
に浅いベース領域とエミッタ領域が形成される。

その結果、上記実施例によれば、ｆアが高く、超高速、
高性能のバイポーラトランジスタが得られる。

なお、上記のような構造のトランジスタの製造方法は、
上記実施例に限定されるものでない。例えば上記実施例
では、予め基板主面上に形成されたＮ＋型拡散ＪＷ１２
内のＮ型不純物を、貫通穴１９内に充填されたポリシリ
コン２０の下部に拡散させてコレクタ領域となるＮ＋＋
散層２２を形成しているが、基板主面上に絶縁膜１４，
１６．１８と導電層１５．１７を積層させ、これらを貫
通する貫通穴１９を形成してから、貫通穴１９内に露出
された基板の主面にイオン打込みを行なってＮ＋型型数
散層１２形成し、このＮ＋型型数散層１２らの拡散によ
って、コレクタ領域となるＮ＋＋散層２２を形成するよ
うにしてもよい。

さらに、実施例では貫通穴１９内の単結晶シリコンを、
ここに充填されたポリシリコンをレーザアニールするこ
とにより形成しているが、気相成長法により貫通穴１９
内に選択的に単結晶シリコンをエピタキシャル成長させ
て形成するようにしてもよい。

また上記実施例では、導電層１５と１７によってそれぞ
れコレクタ引出し用電極１５ａとベース引出し用電極１
７ａとを形成しているが、一層目の導電層１５もしくは
二層目の導電層１７を適当なパターンに形成して、同一
の基板上に形成された他の素子と接続させる配線と兼用
させるようにしてもよい。

また、上記実施例では、ベース領域となるＰ＋型拡散層
２４およびエミッタ領域となるＮ生型拡散層２５を、そ
の上に形成したポリシリコン２３からの不純物拡散によ
って形成しているが、これらはイオン打込みによって形
成することもできる。

その場合には、エミッタ用ポリシリコン電極２３ａを省
略するようにしてもよい。

さらに、上記実施例では、貫通穴１９内の単結晶シリコ
ンにＮＰＮ型のバイポーラ１ヘランジスタを形成するよ
うにした場合について説明したが、同一の方法により、
貫通穴１９内の単結晶シリコンに縦型の高性能ＰＮＰト
ランジスタを形成することができる。しかも、イオン打
込み工程を少し増やすだけで、同一基板上にＮＰＮＩ−
ランジスタとＰＮＰトランジスタを形成することも可能
である。また、貫通穴１９内のシリコンに拡散層からな
る抵抗を作ることもできる。

［実施例２］ 第９図には、本発明による他の素子構造の実施例が示さ
れている。

この実施例では、前記実施例と同様にして、半導体基板
１の主面」二に、絶縁膜１４と導電層１５および絶縁膜
１６がサンドイッチ状に積層されている。また、これら
の層を貫通するように貫通穴１９が形成され、この貫通
穴１９内に同じくポリシリコンのレーザアニールもしく
はエピタキシャル成長により、特に制限されないがＰ型
の単結晶シリコン２１が充填されている。

そして、この実施例では、絶縁膜】４と１６に挟まれた
ポリシリコンのような導電層１５からの不純物拡散によ
って、同図に示すように貫通穴１９の中心までは達しな
い程度に両側部にＮ＋型拡散層３］、ａ、３１ｂが形成
されている。しがち、この場合、絶縁、膜１４と１６に
挟まれた導電層１５が左右に分割されてそれぞれ別々の
引出し用電極１５ａ、１５ｂとされているとともに、単
結晶シリコン２１の表面には薄い絶縁膜（ゲート絶縁膜
）３２を介して電極３３が形成されている。

これによって、電極３３をゲートとし、Ｎ＋型型数散層
３１ａ３１ｂをそれぞれソースおよびドレインとするよ
うなＮチャンネル型のＭＯＳＦＥＴ（絶縁ゲート型電界
効果トランジスタ）が形成されている。

従って、この実施例によればＭＯＳＦＥＴの占有面積を
減少させて、ＭＯ８集積回路の集積度を向上させること
ができるとともに、この実施例と第１の実施例を組み合
わせれば、いずれのトランジスタの性能も犠牲にするこ
となく同一基板上にバイポーラトランジスタとＭＯＳＦ
ＥＴを容易に形成することができる。

更に、同様の方法により上記貫通穴１９内の単結晶シリ
コン２１に接合形のＦＥＴ　（電界効果トランジスタ）
を形成することも可能である。

［効果コ （１）半導体基板の主面上に、絶縁膜と導電層を交互に
サンドインチ状に重ねて形成するとともに、これらを貫
通する穴を形成し、かっこの穴の中に単結晶シリコンの
ような活性半導体を形成させ、その表面および基板ある
いは基板上に積層された絶縁膜間の導電層から穴の中の
半導体に対して適当な不純物を拡散させて、能動領域と
なる拡散層を形成させてなるので、小さな面積の穴の中
の単結晶シリコンにトランジスタ素子の実質的な能動領
域となる領域のみが形成されるという作用により、トラ
ンジスタの占有面積が減少され高集積化が可能になると
いう効果がある。

（２）半導体基板の主面上に、絶縁膜と導電層を交互に
サンドインチ状に重ねて形成するとともに、これらを貫
通する穴を形成し、かっこの穴の中に単結晶シリコンの
ような活性半導体を形成させ、この表面および基板ある
いは基板上に積層された絶縁膜間の導電層から穴の中の
半導体に対して適当な不純物を拡散させて、能動領域と
なる拡散層を形成させるようにしたので、小さな面積の
穴の中の単結晶シリコンにトランジスタ素子の実質的な
能動領域となる領域のみが形成されるという作用により
、バイポーラ１〜ランジスタのベース・コレクタ間の容
量およびコレクタ・基板間の容量が低減され、トランジ
スタの性能が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、前記実施例では
基板上の絶縁膜と導電層の積層構造に対し形成された貫
通穴内に単結晶シリコンを充填させているが、充填され
る半導体はシリコンに限定されるものでなく、ガリウム
・ひ素のような半導体であってもよい。

さらに、前記実施例において、貫通穴内の単結晶シリコ
ンに形成されたＮＰＮＩ−ランジスタとは別に、基板主
面上に形成されるＮ＋型型数散層１２よびＰ＋型拡散層
３を利用して横型のＰ　Ｎ　Ｐ　ｌ−ランジスタを構成
するようにしてもよい。

［利用分野］ この発明は、バイポーラ集積回路やＭＯ８集積回路のみ
ならず、バイポーラトランジスタとＭＯＳＦＥＴの混在
された集積回路その他生導体集積回路一般に利用できる
ものである。

【図面の簡単な説明】

第１図は、従来の半導体集積回路装置におけるバイポー
ラトランジスタの構成例を示す断面図、第２図〜第８図
は、本発明をバイポーラ集積回路に適用した場合の一実
施例を製造工程順に示す半導体基板の要部断面図、 第９図は、同じく本発明をＭＯ８集積回路に適用した場
合の一実施例を示す断面図である。 １・・・・半導体基板、３・・・・Ｐ＋型拡散層（チャ
ンネルス１ヘツパ）、１２・・・・Ｎ＋型型数散層１４
・・・・一層目の絶縁膜（ＳｉＣ２）、１５・・・−一
層目の導電層、１５ａ・・・・コレクタ引出し用電極、
１６°°°°二層目の絶縁膜、１７・・・二層目の導電
層、１７ａ・・・・ベース引出し用電極、１８・・・・
三層目の絶縁膜、１９・・・・貫通穴、２０・・・・ポ
リシリコン、２１・・ｒ・活性半導体（単結晶シリコン
）、２２・・・・Ｎ十拡散層、２３・・・・三層目の導
電層（ポリシリコン）、２３ａ・・・・エミッタ用ポリ
シリコン電極、２４・・・・Ｐ＋型拡散層（ベース領域
）２５・・・・Ｎ＋型型数散層エミッタ領域）、２８’
ａ、２８ｂ・・・・コンタクトホール、３１ａ、３１ｂ
・・・・Ｎ＋型型数散層ソース、ドレイン領域）、３２
・・・・ゲート絶縁膜、３３・・・・ゲート電極。 第　２　図 第　３　図 第　４　図 第　５　図 第　６　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面上に、絶縁膜と導電層が交互に積
   層され、かつこわらの絶縁膜と導電層を貫通して基板主
   面まで達する穴が形成されるとともに、この穴の中には
   活性半導体が充填され、この活性半導体の一部に半導体
   素子を構成する拡散層が形成されて上記導電層に接触さ
   れてなることを特徴とする半導体装置。 ２、上記穴の中の活性半導体の直下の基板主面には基板
   と反対の導電型の拡散層が形成されているとともに、上
   記穴の中の活性半導体の下部には上記基板主面の拡散層
   と同一導電型の拡散層が形成されて第１層目の導電層に
   接触され、また上記活性半導体の上部には最下部の拡散
   層と同じ導電型の拡散層が形成されて第３層目の導電層
   に接触され、さらに該拡散層の下にはこれと異なる導電
   型の拡散層が形成され第２層目の導電層に接続されてな
   ることを特徴とする特許請求の範囲第１項記載の半導体
   装置。 ３、上記第１層目と第２層目の導電層が、それぞれ対応
   する拡散領域の引出し用電極とされていることを特徴と
   する特許請求の範囲第１項もしくは第２項記載の半導体
   装置。