JPS60213050A - 半導体抵抗素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体抵抗素子に関し、特に相補型ＭＯ８集積
回路において、Ｐウェル（又はＮウェル）を抵抗として
用いる半導体抵抗素子に関する。

（従来技術） 従来、相補ｆｉＭＯ８集積回路において、抵抗を形成す
る場合、低抵抗ではソース・ドレイン形成時に同時に形
成される拡散層や多結晶シリコンを用いるが高抵抗（例
えば数にΩ／口）をつくる場合は、製造工程を追加して
高抵抗多結晶シリコンや高抵抗拡散層を用いたり、Ｐウ
ェル（又はＮウェル）を抵抗として用いる。

一般にＰウェルを抵抗として用いる場合は第１図に示す
構造が用いられる。第１図においてはＮ型基板１上にＰ
ウェル層２を形成し、抵抗の両端Ｘ、Ｙの部分にソース
・ドレイン形成時に選択的にホウ素を拡散し、コンタク
トをとってＸ−Ｙ間を抵抗として用いていた。しかしな
がら相補型ＭＯ８集積回路のＰウェル抵抗は製造はらつ
きが大きく、トランジスタのスレッシ、ルド電圧が０．
２Ｖ程度の範囲において、１桁以上変わるという欠点が
あった。

そこで、これを改良するため第２図の構造が開発された
。すなわち第２図に示すように、Ｐウェル層２を形成後
、Ｐウェルと端が一致するように素子分離用のホウ素（
以下０Ｒ−Ｂと略記する）層４を形成し、その他ｒｉ第
１図と同一工程で形成する。すなわち、Ｇ几・８層４を
抵抗パターンに入れると製造ばらつきを小さくすること
ができる。

この構造では酸化膜とシリコン界面のホウ素濃度ｒｉＧ
几・Ｂ層が支配的となり、抵抗値は安定し、トランジス
タのスレッショルド電圧が±ｏ、ｚｖｓ度変っても、抵
抗値は３倍程度のはらつきの範囲に収めることが出来る
。

しかし、この構造によれは、ＰウェルとＮ型基板間の側
面容量が増えるという欠点がある。Ｐウェルだけのとき
は、濃度が薄いため空乏層が広がりやすいがＧ几・Ｂ層
が入るとその分だけ濃度が濃くなり、空乏層が広がりに
くくなるためである。

（発明の目的） 本発明の目的は、側面容量を増すことなく、抵抗値の製
造ばらつきが小さく、シかもこれを製造するために製造
工程を特別追加することなく製造することが可能な半導
体抵抗素子を提供することにある。

（発明の構成） 本発明の半導体抵抗素子は一導電型半導体基板上に形成
された基板と反対導電型の高抵抗島を抵抗として用いる
半導体抵抗素子において、前記高抵抗層と前記基板の間
の空乏層の拡がりよりも内側になるように前記高抵抗層
と同導電型の拡散層を形成し、該拡散層と前記高抵抗層
を抵抗として用いることにより構成される。

（実施例） 以下、本発明の実施例につい゛Ｃ１図向を参照して説明
する。

第３図（ａ）〜（Ｃ）は本発明の一実施例を製造するた
めの工程順に示した断面図である。本実施例は次の工程
により製造することができる。

先ず、第３図（ａ）に示すようにｎ型半導体基板１の表
面にＰウェル形成領域以外ホトレジストで植機する。次
いでこのホトレジスト６をマスクとしてホウ素イオンを
イオン注入し熱処理してＰウェルを形成する。

次に１第３図（ｂ）に示すように％抵抗のコンタクト形
成領域上に窒化膜７ｔ−形成し、次いでコンタクト部を
除き、かつＰウェル層の内側の表面にＧ几・Ｂ拡散用パ
ターン８を形成し、ホウ素の拡散層４を形成する。この
とき０８１８層４はＰウェル層２よ１適度に内側になる
よう形成する。

次に、第３図（Ｃ）に示すように、コンタクト部上に形
成した窒化膜７をマスクとして熱酸化し、コンタクト部
以外にフィールド酸化膜９を形成する。

次Ｋｉｔ化膜９を除去し、ホウ素イオンを開孔部に注入
し、熱処理することにより高濃度ホウ素層５を形成し、
次いでコンタクトを開け、配線工程を行うことにより、
Ｘ−Ｙ間を抵抗とする半導体抵抗素子が完成する。

以上形成された半導体抵抗素子は、Ｇ几・８層４がＰウ
ェル層２内で、かつ適度に離れて形成されているので、
ＰウェルとＮ型基板間の空乏層がＧル・Ｂ層まで届かな
い、よって側面容量線増えず、かつ形成された抵抗の抵
抗値はＧ几・Ｂ層が入っているので製造ばらつき及びト
ランジスタのスレッシ目ルド電圧変化に対する抵抗変化
を小さくすることができる。

（発明の効果） 以上説明したとおり、本発明によれは、側面容量を増す
ことなく、また製造工程を増すこともなく、抵抗値の変
動がすくなく、また製造ばらつきも少ない高抵抗の半導
体抵抗素子を容易に得ることができる。

【図面の簡単な説明】

第１図は従来のＰウェルを用いた高抵抗の半導体抵抗素
子の断面図、第２図は従来の改良され九Ｐウェルを用い
た高抵抗の半導体抵抗素子の断面図、第３図（ａ）〜（
Ｃ）ｒｔ、本発明の一実施例及びその製造方法を説明す
るための工程順に示した断面図である。 １・・・・・・Ｎ型半導体基板、２・・・・・・Ｐウェ
ル、３・・・・・・Ｐ型拡散層、４・・・・・・素子分
離用ホウ素の拡散層。 ５・・・・・・ソース・ドレイン用ホウ素拡散層、６，
８・・・・・・ホトレジスト、７・・・・・・窒化膜、
９・・・・・・フィールド酸化膜。

Claims (1)

【特許請求の範囲】
1. 一導電型半導体基板上に形成された基板と反対導電型の
   高抵抗層を抵抗として用いる半導体抵抗素子において、
   前記高抵抗層と前記基板の間の空乏層の拡がりよりも内
   側になるように前記高抵抗層と同導電型の拡散層を形成
   し、該拡散層と前記高抵抗層を抵抗とし°Ｃ用いること
   を特徴とする半導体抵抗素子。