JPS60213125A - D―aコンバータ - Google Patents

D―aコンバータ

Info

Publication number
JPS60213125A
JPS60213125A JP59069330A JP6933084A JPS60213125A JP S60213125 A JPS60213125 A JP S60213125A JP 59069330 A JP59069330 A JP 59069330A JP 6933084 A JP6933084 A JP 6933084A JP S60213125 A JPS60213125 A JP S60213125A
Authority
JP
Japan
Prior art keywords
current
current source
converter
switch
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59069330A
Other languages
English (en)
Other versions
JPH0622330B2 (ja
Inventor
Shinya Sano
信哉 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59069330A priority Critical patent/JPH0622330B2/ja
Publication of JPS60213125A publication Critical patent/JPS60213125A/ja
Publication of JPH0622330B2 publication Critical patent/JPH0622330B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルオーディオ用のA−D。
D−人コンバータに関するものである。
従来例の構成とその問題点 近年、コンパクトディスクや、ディジタルオーディオテ
ープレコーダに見られるようにオーディオのディジタル
化が急速に進んでいる。これらのディジタルオーディオ
機器には、必ず、ムーDコンバータやD−ムコンバータ
が使用されているが、それらには非常に精度がめられて
いるため、トリミング工程を必要とし、非常にコスト高
になっているのが現状である。
以下に従来のムーD、D−ムコンバータについて説明す
る。
第1図は従来のD−Aコンバータの回路図を示すもので
あシ、1はMSBに対する電流Iの電流II x 源、2は電流値2’2”・・・・・・Tの電流源、3は
電流源1をオン・オフするスイッチ、4は電流源2をオ
ン・オフするスイッチ、6は電流値−Iのバイポーラ用
電流源、8は電流加算点、7は1〜6を含むD−Aコン
バータの主要部、8は演算増幅器、9は帰還抵抗、1o
はアナログ電圧出力点である。
以上のように構成された従来のD−Aコンバータについ
て、以下その動作を説明する。
まず、与えられたNビットのディジタル入力データに従
ってN個のスイッチ3,4の状態が設定される。そして
、オン状態の各スイッチに対応した電流源1,2の電流
と、電流源5の電流とが加算されて、電流加算点6から
、演算増幅器の逆相入力に供給されて電圧に変換され、
アナログ電圧出力点10に現れる。
以上のようにして、与えられたディジタル入力データに
応じてアナログ電圧が得られ、D−ム変換が行わ九る。
なお、電流源5は正負両極性出力を得るためのものであ
る。
つぎに、第1図に示すD−ムコンバータの主要部7を用
いて、逐次比較型ムーDコンバータを構成した従来例を
第2図に示す。
第2図において、7は第1図に示す7と同じものであり
、11はアナログ入力点、12は抵抗、13は比較器、
14は逐次比較用レジスタである。
以上のように構成された従来のムーDコンバータについ
て、以下その動作を説明する。
まず、アナログ入力点11に加えられたアナログ電圧と
抵抗12の値で決まる入力電流値と、D−ムコンバータ
フのMSBのみを1にしくMSBに対応したスイッチ3
のみをオンにし)た時のD−ムコンバータフの出力電流
とが加算され、その値が正か負かを比較器13で比較し
、正なら1、負なら0を逐次比較用レジスタのMSBの
所に収納するという操作をMSBから順次LSBまで繰
り返すことによって、A−D変換が行われる。
以上、第1図および第2図のように構成されたム一りお
よびD−Aコンバータは、特に、ディジタルオーディオ
用のようにビット数の多いものでは、製造したままの状
態では誤差が大きくなり、そのままでは、ディジタルオ
ーディオ用に使用した場合、ひずみが大きくなって実用
にならない。
誤差は、あるビットが1でそれ以下のビットがすべて0
の状態から、そのビットが0でそれ以下のビットがすべ
て1の状態へ変化する時、およびその逆の時に大きくな
る。そして、この誤差が、ひずみになる。
第3図に、各ビットに対する電流源1,2が同程度のパ
ーセントの誤差を持つ場合、アナログ電圧に対するム一
り、D−人変換誤差の絶対値の最悪値の分布を示す。
以上のような変換誤差を小さくするため、従来は、各ビ
ットの電流源1,2をトリミングするという方法が行わ
れてい゛た。しかし、このトリミングの工程が入ること
で、非常にコスト高になるという問題があった。
発明の目的 本発明は、上記従来の問題点を解消するもので、トリミ
ングを必要としない、ディジタルオーディオ用のムーD
、D−ムコンバータを実現することを目的とする。
発明の構成 本発明は、補正用の電流源をMSBのデータによって2
通9の電流値に切換えられるようにし、一方の電流値を
ディジタルデータ011・・・・・・1に対する電流加
算値が1ピット分になるように、また100・・・・・
・0に対する電流加算値がゼロに近づくように制御する
ことにより、アナログ振幅ゼロ点に対する変換誤差を少
くして、聴感上のひずみ感を小さくすると共に、トリミ
ングを必要としないム一り、D−ムコンバータを実現す
ることができるものである。
実施例の説明 前述のように、第1図および第2図に示す従来例のD−
A、ムーDコンバータはトリミングを行わなければ第3
図に示すような変換誤差の分布を持っているが、第3図
からもわかる通シ、アナログ振幅ゼロ点での変換誤差が
最も大きくなっており、これはオーディオ信号に対して
、そのゼロクロス点でのひずみが非常に大きくなるとい
うことを意味している。
このひずみの値は、オーディオ信号の振幅に対して一定
であるため、信号レベルが小さくなるに従ってひずみ率
は増加して行き、聴感上非常に有害なものになっている
そこで、もし、このゼロクロス点でのひずみが除去でき
たとすれば、残9のひずみ成分は、第3図点線で示すよ
うに、信号振幅に比例したものになるため、聴感上はあ
ま9問題にならないと言える。
1 このゼロクロス点でのひずみは、A−DまたはD−人コ
ンバータにおいて、ディジタルデータo11・・・・・
を対するアナログ振幅にI LSB分のアナログ振幅を
加えたものと、ディジタルデータ tl、00−・・・
・・0に対するアナログ振幅との間の誤差 ′によるも
のである。
第4図は本発明における一実施例におけるD−ムコンバ
ータの回路図を示すものである。
第4図において、1〜1oは第1図に示す回路図中の同
番号と同じもので6D、16は制御入力点、16はコン
パレータ、17.18はそれぞれテスト信号1およびテ
スト信号2をクロックとし、コンパレータ16の出力を
アップ・ダウン入力とするカウンタ、19はMSBによ
ってカウンタ17と18のデータを切換えて補助D−ム
コンバータに与えるためのデータセレクタであり、電流
源5は、固定の電流源5aと、可変の電流源としての補
助D−Aコンバータ6bで構成されている。
以上のように構成された本実施例のD−人コンバータに
ついて、以下その動作を説明する。
まず1〜10で構成される部分の動作は、第1図に示し
たものと全く同様であるので省略し、ここでは、補助D
−Aコンバータ5bに対する補正動作を中心に説明する
補正用テスト信号のタイムチャートの一例を第6図に示
す。第6図の例では、オーディオ信号の1サンプル周期
の間に、テスト信号1、Lチャンネルデータ、テスト信
号2.Rチャンネルデータという順序で動作させている
まず、テスト信号1では、スイッチ3をオフにし、スイ
ッチ4をすべてオンにし、その時のアナログ出力電圧の
極性をコンパレータ16で比較しカウンタ17をカウン
トアツプまたはダウンする。
そして、カウンタ17のデータがデータセレクタ19で
選択され、補助り一ムコンバータ6bに与えられて、電
流源6の電流値が、アナログ出力電圧がゼロになる方向
に制御される。
つぎに、テスト信号2では、スイッチ3をオンにし、ス
イッチ4をすべてオフにし、その時のアナログ出力電圧
の極性をコンパレータ16で比較しカウンタ18をカウ
ントアツプまたはダウンす ′る。そして、カウンタ1
8のデータがデータセレクタ19で選択され、補助0〜
人コンバータ6bに与えられて、電流源6の電流値が、
アナログ出力電圧がゼロになる方向に制御される。
D−ム変換中は、カウンタ17および18の内容は保持
され、MSBが0の時はカウンタ17のデータが、MS
Bが1の時はカウンタ18のデータが補助D−Aコンバ
ータ5bに供給される。
以上の補正動作をくり返すことにより、テスト信号1に
対するアナログ出力電圧とテスト信号2に対するアナロ
グ出力電圧が共にゼロに近づいて行き、その結果ゼロク
ロス点における誤差が非常に小さいD−Aコンバータが
実現できるのである。
本実施例における補助り一部コンバータの必要ビット数
については、ゼロクロス点における誤差分だけカバーで
きる程度のもので良いため、電流源1,2とスイッチ3
,4で構成されるビット数よりも、かなり少いもので実
現できる。
なお、第4図に示す実施例における電流源2およびスイ
ッチ4は、LSBに対応する電流源とスイッチが、2個
づつ設けられておし、そのうちの1個は、テスト信号1
の時にのみスイッチがオンになり、その他の時は、常に
オフになっている。
それによって、ゼロクロス点における誤差はゼロに近づ
いて行く。しかし、この+1個の電流源とスイッチがな
い場合には、ゼロクロス点における誤差はILSB分に
近づいて行くが、その値は非常に小さいため、実用的に
は無視できる場合もある。したがって、そのような場合
でも本発明は有効である。
以上の実施例は、本発明をD−Aコンバータに実施した
例であるが、従来例の項で説明したように、それらを逐
次比較型A−Dコンバータの一部として構成できること
はいうまでもない。
発明の効果 本発明は、D−人コンバータのバイポーラ用の電流源5
を可変にし、それをディジタルデータo11 ・・・1
+1と1oO・・ 0のテスト信号に対してアナログ値
が共にゼロになるように制御することにより、トリミン
グをすることなしに、ゼロクロス点における誤差を少く
し、聴感上満足な性能を持ったディジタルオーディオ用
のA−DおよびD−Aコンバータを実現することができ
るものである。
4、図面の簡単な説明 43C 第1図は従来のD−Aコンバータの回路図、第2図は従
来のA−Dコンバータの回路図、第3図は変換誤差の分
布図、第4図は本発明の一実施例におけるD−Aコンバ
ータの回路図、第6図は第4図の実施例の動作説明図で
ある。
1 ・・第1の電流源、2・・・・・・第2の電流源、
3・・第1のスイッチ、4・・・・・・第2のスイッチ
、5・・・・・第3の電流源、6・・・・・電流加算手
段、8〜9゜16〜19・・・・制御手段。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3

Claims (1)

  1. 【特許請求の範囲】 0)はぼIの電流値を持つ第1の電流源と、はぼ電流源
    と、上記第1の電流源をオン・オフする第1のスイッチ
    と、上記第2の各電流源をオン・オフする第2のスイッ
    チと、はぼ−Iの電流値を持つ第3の電流源と、上記第
    1および第2の各電流源のうち上記第1および第2の各
    スイッチを通過した電流と上記第3の電流源の電流とを
    加算する電流加算手段とを備え、上記第1および第2の
    各スイッチのうちでオンになるものの組合せによって上
    記電流加算手段の出力電流値を設定するようにしたムー
    D、D−ムコンバータであって、上記第3の電流源の電
    流値を、上記第1のスイッチがオフのとき第1の設定値
    に、オンのとき第2の設定値に切換えられるようにする
    と共に、上記第1および第2の設定値を可変にし、上記
    第1のスイッチがオフで第2のスイッチがすべてオンと
    なる第1のテスト信号に対して上記電流加算手段の出力
    電流値がゼロになる方向に上記第1の設定値を制御し、
    上記第1のスイッチがオンで第2のスイッチがすべてオ
    フとなる第2のテスト信号に対して上記電流加算手段の
    出力電流値がゼロになる方向に上記第2の設定値を制御
    する制御手段を備えたことを特徴とするムーD、D−人
    コンバータ。 持つ電流源およびそれに対応する第2のスイッチについ
    ては、各々2個設けたことを特徴とする特許請求の範囲
    第1項記載のA−D、D−Aコンバータ。 @)第3の電流源が、固定電流源と補助D−Aコンバー
    タで構成されると共に、可変手段が、アナログレベルの
    極性を比較する比較器と、上記比較器の出力によってア
    ップ・ダウンカウントされる2系統のアップダウンカウ
    ンタと、上記2系統のアップダウンカウンタの出力デー
    タをディジタルデータのMSBの状態によって選択し、
    上記補助D−ムコンバータに与えるデータセレクタとで
    構成されたことを特徴とする特許請求の範囲第1項また
    は第2項記載の五−り。 D−ムコンバータ。
JP59069330A 1984-04-06 1984-04-06 D―aコンバータ Expired - Lifetime JPH0622330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59069330A JPH0622330B2 (ja) 1984-04-06 1984-04-06 D―aコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59069330A JPH0622330B2 (ja) 1984-04-06 1984-04-06 D―aコンバータ

Publications (2)

Publication Number Publication Date
JPS60213125A true JPS60213125A (ja) 1985-10-25
JPH0622330B2 JPH0622330B2 (ja) 1994-03-23

Family

ID=13399426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59069330A Expired - Lifetime JPH0622330B2 (ja) 1984-04-06 1984-04-06 D―aコンバータ

Country Status (1)

Country Link
JP (1) JPH0622330B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348916A (ja) * 1986-08-19 1988-03-01 Fujitsu Ltd 素子値誤差補正回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5029912A (ja) * 1973-07-17 1975-03-26
JPS53124053A (en) * 1977-04-06 1978-10-30 Hitachi Ltd D/a converter with correction circuit
JPS55133129A (en) * 1979-04-04 1980-10-16 Nec Corp Digital analog converter
JPS57178417A (en) * 1981-04-27 1982-11-02 Hitachi Ltd Digital to analog converting circuit
JPS58145227A (ja) * 1982-02-24 1983-08-30 Hitachi Ltd デイジタル・アナログ変換回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5029912A (ja) * 1973-07-17 1975-03-26
JPS53124053A (en) * 1977-04-06 1978-10-30 Hitachi Ltd D/a converter with correction circuit
JPS55133129A (en) * 1979-04-04 1980-10-16 Nec Corp Digital analog converter
JPS57178417A (en) * 1981-04-27 1982-11-02 Hitachi Ltd Digital to analog converting circuit
JPS58145227A (ja) * 1982-02-24 1983-08-30 Hitachi Ltd デイジタル・アナログ変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348916A (ja) * 1986-08-19 1988-03-01 Fujitsu Ltd 素子値誤差補正回路

Also Published As

Publication number Publication date
JPH0622330B2 (ja) 1994-03-23

Similar Documents

Publication Publication Date Title
US4129863A (en) Weighted capacitor analog/digital converting apparatus and method
CA1184262A (en) Signal transfer device having a transfer characteristic which is adjustable in steps
US4498072A (en) A/D Converter having a self-bias circuit
EP0065795B1 (en) Digital-to-analog converter for bipolar signals
JPH01235419A (ja) 可変利得アナログ・デジタル符号器およびデジタルワード供給方法
JPS60213125A (ja) D―aコンバータ
JPH0621814A (ja) 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器
JPS60213126A (ja) D―aコンバータ
JPS58146114A (ja) レベルコントロ−ル回路
JPS60194829A (ja) A−d・d−aコンバ−タ
JP2579555B2 (ja) ディジタル/アナログ変換装置
DE4038641C2 (de) Digital-/Analog-Wandler
JPS612427A (ja) 変換器
SU1691964A1 (ru) Функциональный цифроаналоговый преобразователь
JPS58215128A (ja) デイジタル・アナログ変換回路
JPS6342887B2 (ja)
JP2615717B2 (ja) デジタル・アナログ変換装置
JPS6035829A (ja) 自動レンジ切換a−d変換器
JPS58161421A (ja) Da変換器
JPS59113495A (ja) エンベロ−プ制御装置
JPS615625A (ja) Daコンバ−タの直線性の補正装置
GB2152310A (en) Apparatus for effecting conversion between digital and analogue electrical signals
SU777876A1 (ru) Импульсно-кодовый демодул тор телефонного канала радиорелейной станции
JPH047915A (ja) D/aコンバータ
JPS62132430A (ja) 除算型daコンバ−タ