JPS6021519A - 選択的エピタキシヤル成長方法 - Google Patents
選択的エピタキシヤル成長方法Info
- Publication number
- JPS6021519A JPS6021519A JP58130016A JP13001683A JPS6021519A JP S6021519 A JPS6021519 A JP S6021519A JP 58130016 A JP58130016 A JP 58130016A JP 13001683 A JP13001683 A JP 13001683A JP S6021519 A JPS6021519 A JP S6021519A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- growth method
- layer
- selective epitaxial
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は複数の半導体素子を配列してなる半導体装置
において、素子間分離のだめの選択的エピタキシャル成
長方法に関するものである。
において、素子間分離のだめの選択的エピタキシャル成
長方法に関するものである。
この種の選択的エピタキシャル成長方法を、純粋に素子
間分離法に適用して半導体装置を形成する場合の問題点
の１つとして、第１図に示されているように、基板（１
１上に形成されるところの１例えば酸化シリコン（Ｓｔ
Ｏ，）膜のような絶縁［（２１と。
間分離法に適用して半導体装置を形成する場合の問題点
の１つとして、第１図に示されているように、基板（１
１上に形成されるところの１例えば酸化シリコン（Ｓｔ
Ｏ，）膜のような絶縁［（２１と。
その開口部に選択的に形成されるエピタキシャル層（３
）との界面に、Ｘ印であられした結晶欠陥（４）が導入
され易いことがあり、これはその後、エピタキシャル層
（３）に導入される不純物原子が、この結晶欠陥（４）
の存在する部分で異常に深く拡散してしまって、本来の
望ましい均一な深さの不純物原子層を得に〈〈シ、所期
の電気的特性を達成できなくしている。
）との界面に、Ｘ印であられした結晶欠陥（４）が導入
され易いことがあり、これはその後、エピタキシャル層
（３）に導入される不純物原子が、この結晶欠陥（４）
の存在する部分で異常に深く拡散してしまって、本来の
望ましい均一な深さの不純物原子層を得に〈〈シ、所期
の電気的特性を達成できなくしている。
例えばバイポーラ型半導体装置では、コレクタとベース
間の逆方向耐圧が通常の期待される値に比較して著るし
く低下し、極端にはコレクタとエミッタ間の逆方向耐圧
程度にまで低下することすらあシ、またＭＯ８型半導体
装置では、通常のゲート長から期待されるしきい値電圧
に比較して低くなるもので、これらはいずれも前記した
界面に存在する結晶欠陥に起因している。
間の逆方向耐圧が通常の期待される値に比較して著るし
く低下し、極端にはコレクタとエミッタ間の逆方向耐圧
程度にまで低下することすらあシ、またＭＯ８型半導体
装置では、通常のゲート長から期待されるしきい値電圧
に比較して低くなるもので、これらはいずれも前記した
界面に存在する結晶欠陥に起因している。
この発明は従来のこのような欠点に鑑み、結晶界面に導
入される結晶欠陥を少なく、あるいはなくして、選択的
に形成されるエピタキシャル層の結晶性を良好に保持さ
せるようにしたものである。
入される結晶欠陥を少なく、あるいはなくして、選択的
に形成されるエピタキシャル層の結晶性を良好に保持さ
せるようにしたものである。
以下、この発明に係る選択的エピタキシャル成長方法の
一実施例につき、第２図ないし第４図を参照して詳細に
説明する。
一実施例につき、第２図ないし第４図を参照して詳細に
説明する。
これらの第２図ないし第４図はこの実施例方法を工程順
に示すものであ如、この実施例方法は絶縁膜として酸化
シリコン（ＳｔＯ，）膜を使用した場合である。
に示すものであ如、この実施例方法は絶縁膜として酸化
シリコン（ＳｔＯ，）膜を使用した場合である。
まず第２図は基板θυ上の酸化シリコン膜ａ３の選択さ
れた所定位置を、写真製版技術を利用して弗酸水溶液に
よシエッチング開口させた上で、選択性および平坦性に
優れた減圧下での選択的エピタキシャル成長によシエビ
タキシャル層（１□□□を形成した状態である。またこ
の場合、酸化シリコン膜０３の膜厚よシもエピタキシャ
ル層ａ３１の膜厚を厚くすることにより、部分的に連続
したエピタキシャル層ａ漕が得られる。そしてこのよう
に、弗酸水溶液などによる等方性エツチングをなし、か
つ絶縁膜。
れた所定位置を、写真製版技術を利用して弗酸水溶液に
よシエッチング開口させた上で、選択性および平坦性に
優れた減圧下での選択的エピタキシャル成長によシエビ
タキシャル層（１□□□を形成した状態である。またこ
の場合、酸化シリコン膜０３の膜厚よシもエピタキシャ
ル層ａ３１の膜厚を厚くすることにより、部分的に連続
したエピタキシャル層ａ漕が得られる。そしてこのよう
に、弗酸水溶液などによる等方性エツチングをなし、か
つ絶縁膜。
こ＼では酸化シリコン膜ａ３よりも厚いエピタキシャル
層０３を形成することで、従来の欠点であった酸化シリ
コン膜０邊とエピタキシャル層（Ｉ３）との界面に発生
する結晶欠陥（４）を極めて少なく、あるいは全くなく
し得るのを確認できた。
層０３を形成することで、従来の欠点であった酸化シリ
コン膜０邊とエピタキシャル層（Ｉ３）との界面に発生
する結晶欠陥（４）を極めて少なく、あるいは全くなく
し得るのを確認できた。
そしてまたこのようにして得たエピタキシャル層ａｊ中
に、第３図に示すように、逆導電型層０１１）の導入に
よるｐｎ分離技術、あるいは第４図に示すように、この
層Ｑ４）へのさらに絶縁層ａ９の導入による酸化膜分離
技術を適用することによって、エピタキシャル層０３中
に所期の電気的特性をもつ半導体装置を、高歩留υで形
成し得るのである。
に、第３図に示すように、逆導電型層０１１）の導入に
よるｐｎ分離技術、あるいは第４図に示すように、この
層Ｑ４）へのさらに絶縁層ａ９の導入による酸化膜分離
技術を適用することによって、エピタキシャル層０３中
に所期の電気的特性をもつ半導体装置を、高歩留υで形
成し得るのである。
以上詳述したようにこの発明方法によれば、基板上に形
成される絶縁膜の選択的開口に等方性エツチングを利用
し、かつこの開口部内に絶縁膜をマスクとして減圧下で
のエピタキシャル成長によシェピタキシャル層を成長さ
せるようにしたから、結晶界面の結晶欠陥の低減をなし
、電気的特性の良好なエピタキシャル成長層を高歩留り
で得られる特長がある。
成される絶縁膜の選択的開口に等方性エツチングを利用
し、かつこの開口部内に絶縁膜をマスクとして減圧下で
のエピタキシャル成長によシェピタキシャル層を成長さ
せるようにしたから、結晶界面の結晶欠陥の低減をなし
、電気的特性の良好なエピタキシャル成長層を高歩留り
で得られる特長がある。
第１図は従来方法によって得たエピタキシャル層の断面
説明図、第２図はこの発明の一実施例方法によって得た
エピタキシャル層の断面説明図、第３図および第４図は
同上エピタキシャル層への半導体素子形成例を示すそれ
ぞれ断面説明図である。 ａυ・・・・基板、ａ３・・・・酸化シリコン膜（絶縁
膜）、（１・・・・エピタキシャル層。 代理人 大 岩 増 雄 １Ｒ１＠ 第４図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１３００１６号２、発明
の名称 選択的エピタキシャル成長方法３、補正をする
者 代表者片由仁へ部 ４、代理人 住 所 東京都千代田区丸の白玉丁」７１２番３号三菱
電機株式会社内 （１１明細書の特許請求の範囲の欄 （２１明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書の特許請求の範囲を別紙の通り補正する。 （２）同書第４頁第１０行のｒ （＋４） Ｊをｒ （
１５） Ｊと補正する。 （３）同省同頁第１２行の１この層０４１へのさらに絶
縁層０９の」を１この層（１５１へのさらに絶縁層（１
６１の」と補正する。 以上 別 紙 ［（１）基板上に形成された絶縁膜を、等方性エツチン
グによシ選択的に開口させて開口部を形成させ、ついて
この開口部内に絶縁膜をマスクとして減圧下でのエピタ
キシャル成長によりエピタキシャル層を成長させること
を特徴とする選択的エピタキシャル成長方法。 （２１エピタキシャル層の層厚を絶縁膜の膜厚よシも厚
くしたことを特徴とする特許請求の範囲第１項記載の選
択的エピタキシャル成長方法。」以上 ９６−
説明図、第２図はこの発明の一実施例方法によって得た
エピタキシャル層の断面説明図、第３図および第４図は
同上エピタキシャル層への半導体素子形成例を示すそれ
ぞれ断面説明図である。 ａυ・・・・基板、ａ３・・・・酸化シリコン膜（絶縁
膜）、（１・・・・エピタキシャル層。 代理人 大 岩 増 雄 １Ｒ１＠ 第４図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−１３００１６号２、発明
の名称 選択的エピタキシャル成長方法３、補正をする
者 代表者片由仁へ部 ４、代理人 住 所 東京都千代田区丸の白玉丁」７１２番３号三菱
電機株式会社内 （１１明細書の特許請求の範囲の欄 （２１明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書の特許請求の範囲を別紙の通り補正する。 （２）同書第４頁第１０行のｒ （＋４） Ｊをｒ （
１５） Ｊと補正する。 （３）同省同頁第１２行の１この層０４１へのさらに絶
縁層０９の」を１この層（１５１へのさらに絶縁層（１
６１の」と補正する。 以上 別 紙 ［（１）基板上に形成された絶縁膜を、等方性エツチン
グによシ選択的に開口させて開口部を形成させ、ついて
この開口部内に絶縁膜をマスクとして減圧下でのエピタ
キシャル成長によりエピタキシャル層を成長させること
を特徴とする選択的エピタキシャル成長方法。 （２１エピタキシャル層の層厚を絶縁膜の膜厚よシも厚
くしたことを特徴とする特許請求の範囲第１項記載の選
択的エピタキシャル成長方法。」以上 ９６−
Claims (1)
- （１）基板上に形成された絶縁膜を１等方法エツチング
によシ選択的に開口させて開口部を形成させ、ついでこ
の開口部内に絶縁膜をマスクとして減圧下でのエピタキ
シャル成長によシエビタキシャル層を成長させることを
特徴とする選択的エピタキシャル成長方法。 偉）エピタキシャル層の層厚を絶縁膜の膜厚よシも厚く
したことを特徴とする特許請求の範囲第１項記載の選択
的エピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130016A JPS6021519A (ja) | 1983-07-15 | 1983-07-15 | 選択的エピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130016A JPS6021519A (ja) | 1983-07-15 | 1983-07-15 | 選択的エピタキシヤル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021519A true JPS6021519A (ja) | 1985-02-02 |
Family
ID=15024071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130016A Pending JPS6021519A (ja) | 1983-07-15 | 1983-07-15 | 選択的エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021519A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4944787A (ja) * | 1972-08-31 | 1974-04-27 |
-
1983
- 1983-07-15 JP JP58130016A patent/JPS6021519A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4944787A (ja) * | 1972-08-31 | 1974-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09115921A (ja) | 半導体装置及びその製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6021519A (ja) | 選択的エピタキシヤル成長方法 | |
| JPH08227897A (ja) | 半導体装置およびその製法 | |
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPS6016441A (ja) | 半導体基板面の絶縁分離方法 | |
| JP3104282B2 (ja) | 半導体装置の製造方法 | |
| JPS59186366A (ja) | 半導体装置およびその製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPS6131630B2 (ja) | ||
| JPS62154779A (ja) | 半導体集積回路装置 | |
| JPS62577B2 (ja) | ||
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPH0575171B2 (ja) | ||
| JPH04152533A (ja) | 半導体装置 | |
| JPS5951545A (ja) | 半導体装置 | |
| JPS5843903B2 (ja) | 半導体装置の製造方法 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPS58108765A (ja) | 半導体装置の製法 | |
| JPS6017928A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS63185061A (ja) | 半導体装置の製造方法 | |
| JPS6126241A (ja) | 半導体装置の製造方法 |