JPS6021554A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に半導体装置の破壊耐圧
の向上に利用して有効な技術に関するものである。

〔背景技術〕

ポンディングパッドと入力段回路の間に存在するゲート
保膜回路は、抵抗と予期せぬ過大電流をクランプするた
めのダイオードからなっている。

この抵抗は半導体基板とは逆導電型の半導体層からなっ
ており、ポンディングパッドから延びるアルミニウム配
線とポンディングパッド周辺でコンタクトホールを通し
てオーミックコンタクトを取っている。基板とは逆導電
型の該牛導体層抵抗は、このコンタクトホール部から他
端に至るまで同一濃度で形成されているため、コンタク
トホール直下の紋半導体層には、該半導体層の他の領域
に較べ高電圧がかかる。従って、一時的に高電圧が印加
されるとコンタケトホール下の骸半導体層のみ電圧破壊
し、素子は再生不可能となる。

このコンタクトホール下における該半導体層の電圧破壊
を防止する技術として、不純物を含む多結晶シリコン層
をコンタクトホール部に設け、前記多結晶シリコン層か
ら不純物を基板に導入し、コンタクトホール下に低濃度
の拡散層からなる第２の半導体層を形成する方法が本発
明者によってなされてきた。コンタクトホール下に不純
物濃度の低い第２の半導体層を形成すれば、コンタクト
ホール下の不純物濃度匂配が緩やかになるため、ブレイ
ク・ダウン電圧が高まりコンタクトホール真下の半導体
層の電圧破壊が防止できる利点がある。この技術を具体
的に第１図、第２図を用いて説明する。

第１図は、ポンディングパッドから延びるゲート保護回
路と入力段回路の一部を模式的に示した回路図である。

ポンディングパッドから延びる配線２は基板とは逆導１
を型の半導体層からなる抵抗３に繋がり、抵抗３は入力
段回路５に延びている。

第２図は、配線２と抵抗３との接合にあずかるコンタク
トホール部を示している。ｍ　２１ＭＩ（ａ）は平面図
、第２図（ｂ）ｕ第２図（真）ＡＡ’線に沿う断面図、
第２図（、）は第２図（ａ）のＢＢ’線に沿う断面図で
ある。Ｐ−型基板とは逆導電型の第１の半導体Ｉ＠１３
、と第２の半導体層１４は第１図に示される抵抗３とし
て働くものであり、低濃度の不純物を含む第２牛導体層
１４は多結晶シリコン＃８に含まれるＮｍ不純物たとえ
ばリン（ｐ）を基板内に熱拡散させることにより形成す
る。本構造においては、アルミニウム配線１０（第１図
においては配線２に対応する）から入力さねた入力信号
は、多結晶シリコン層８を通過して、第２半導体層１４
に達するが、第２半導体層１４は低濃度であるためブレ
イクΦダウン電圧が高まり、コンタクトホール部の電圧
破壊が生じにぐい利点を有する。

しかし、この方法を用いて、保護抵抗の電圧破壊を防止
した場合、以下のような重大な欠点を有することが本発
明者によって明らかにされた。低不純物濃度の第２半導
体１４の形成は、次のようにして行う。フィールド絶縁
膜７とゲート酸化膜（図示せず）を選択的に形成し、ゲ
ート酸化膜の一部を二点鎖線の内側の酸化膜をエツチン
グすることにより除去する。この結果、半導体基板が二
点鎖線の内側において一部露出される。この状態で不純
物を導入した多結晶シリコン層を全面に形成し２、前記
多結晶シリコン層内の不純物を表面が露出した部分の基
板内に熱処理によって導入するものである。しかしなが
ら第２半導体層１４を形成したのち、多結晶シリコン層
を所望のパターンにエッチすると、このエッチ処理時に
、ゲート絶縁膜とフィールド絶縁膜７が存在しカい領域
であってかつエツチングされた後多結晶シリコン層が残
らない領域すなわち第２図（ａ）では、２点鎖線と多結
晶シリコンＩＷｔ　８の間の斜線をもって示す領域のシ
リコン基板をもエッチしてしまう。従って、第２半導体
Ｎｌ１１４においては、第２図（ｂ）に示す如く、溝１
２が形成される。多結晶シリコンｌ−をエッチしたのち
たとえば、ひ素を打ち込み、第２牛導体層１４に繋がる
第１牛導体層１３を形成する。

第２牛導体層１４と第１半導体層１３とが重なり合い、
形成された溝１２は物理的に弱く、過大電流入力時に電
流破壊を生じる。特に、第１半導体層１３の形成幅と同
じ幅を有する領＄１４ｍにおいては、ひ素を打ち込んで
形成した第１半導体層１３が図の如く分離され、低濃度
のｍ２半導体層のみが残るため、電流集中が生じ破壊し
易くなる。

以上のように、保護抵抗の電圧破壊を防止した技術にお
いては、電流破壊が生じ易いという重大な欠点がある。

〔発明の目的〕

本発明の目的は、電流破壊を防止するために高電流に耐
え得る半導体不純物層の構造を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面からあきらかになるであろ
う。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。

半導体基板とは逆導電型の第１の半導体層と第１の半導
体層上に選択的に形成した堆積層たとえば多結晶シリコ
ン層をマスクとして形成する第１の半導体層に繋がる第
２の半導体層とによって、一連の半導体層を形成してい
る場合、第１の半導体層と第２の半導体層の接続する部
分の幅が、第１及び第２のいずれか一方の半導体層の幅
よりも広く形成することによって電流破壊を防止する。

〔実施例〕

第３図（ａ）は、本発明による保護抵抗端部のコンタク
トホールの平面図、第３図（ｂｌは、第３図（ｍｌのｃ
ｃ’線に沿う断面図、第３図（ｃｌは、第３図（ａｔの
ＤＤ’線に沿う断面図である。

第２図と同様に、第３図は第１図のボンデングパッド１
からのびる配線２（第３図ではアルミニウム配線１０に
相当する）と保護抵抗３とが接合するコンタクト部を示
している。第１図の抵抗３は第３図（ｂ）の第１半導体
層１３．および第２半導体層１４からなっている。第１
図のダイオード４け、第３図（ｂ）のＰ−型シリコン基
板６と半導体層１３．１４とのＰＮＮ接圧よって形成さ
れるものである。第１半導体層１３の延長上には、第１
図の入力役回５が存在する。

第３図が第２図と異なる点け、第２１！￥４Ｈａｌで斜
線で示される第１半導体層１３と第２牛導体層１４とが
重なり合い、エツチングによる多結晶シリコン層８形成
時に同時にエッチされる領域１２がより面積の広い領域
１５（図中、斜線を施１−た領域）として形成されてい
るこ七にある。第２図（ａｌにおいては、第１半導体層
１３と第２半導体層１４とが重なり合う領域１２は、多
結晶シリコン層−を形成するエツチング処理時に、除去
すべき多結晶シリコン層とともにその表面がエッチされ
てしまい、図に示す如く結晶欠陥等を有する＃１１２を
形成する。この＄１２は第１半導体層１３の幅Ｗ。

と同し幅Ｗ１を有するものであるため、他の第１半導体
層１３の領域に較べ、電流破壊に弱い性質を持ち、１時
的な高電流流入時に簡単に破壊されてしまうものであっ
た。第３図（、）に示した本発明では、コンタクトホー
ル１１下に形成される第２牛導体層１４の短形領域を多
結晶シリコン層８下から第１導電層１３の方向に延長し
て形成し、第２半導体層１４上の多結晶シリコン鳩をエ
ッチする際にエツチングされる領域１５の幅Ｗ、がＷｌ
よ抄も充分大きく形成されている。第２図（ａ）に示さ
れる領域１２の面積増大は、領域１４ａの抵抗を減少さ
せ電流破壊に対して強い性質を有する。

従って、過大電流入力時の電流破壊に耐え得る。

なお本発明の要点である幅の広い第１半導体層１３と第
２半導体層１４とが重なり合う領＃２１５の製造方法は
以下の通りである。

まず、Ｐ−型シリコン基板６を用量し、前記基板上に酸
化シリコンからがるフィールド絶縁膜７を形成する。コ
ンタクトホール１１が形成される領域のフィールド絶縁
膜７け、それによって区画される領域の一辺がのちに形
成される多結晶シリコン層８の１辺と後述するゲート酸
イヒ膜を除去し。

た短形領域の１辺を脱して存在するように形Ｗせしめる
。

第３図（ａｔにおいてね°、点線で囲まねる領域が、フ
ィールド絶縁膜７によって区画的に、基板表向を露出す
る部分となる。フィールド絶縁膜７を形成後薄いゲート
酸化膜を、露出したシリコン基板上に形成する、さらに
多結晶シリコン層８ｆ形成する領域（第３図（ａｔでは
２点ａ線で区画される領域）上のゲート酸化膜を図に示
されない不必要なゲート酸化膜と同時に除去する。この
あと、全面に多結晶シリコン層を形成し、比較的高い導
電性を得るためにたとえばリン（ｐ）１−導入する。こ
の多結晶シリコン層に導入したリン（ｐ）を、ゲート酸
化膜とフィールド絶縁膜が存在（７ない領域（第３図（
凰）で点線と２点鎖線とでかこまれる領域）に多結晶シ
リコン層から拡散導入する。多結晶シリコン層はゲート
等を形成するが、第３図に示される保護抵抗端部におい
ては、第３図（ｂｌに示される如くエッチする。この多
結晶シリコン層をエッチする際、領域１５も同時に削ら
する。しかし、第２図（ａｔの領［１２に比較し、第３
図（ａｔの領域１５の面積は広く、特に電流が流れる方
向と直交する方向の幅が広いので、抵抗と、電流密度が
減少し電流破壊が防止できる。このあと、多結晶シリコ
ン層１８をマスクとして、第２半導体＃１４に続く第１
半導体層１３をひ素等を打ちこんで形成する。

そして、リンシリケートガラス膜からなる第１パツシベ
ーシヨン膜９と、アルミニウム配線１１を形成して、ポ
ンディングパッドからつながる保腰抵抗部を形成する。

〔効果〕

２つの半導体層が重なり合い、一方の半導体層上の堆積
層をエッチした際にエツチングされる領域の幅が広く形
成されであるため、前記領域の抵抗と電流密度が減少し
、電流破壊に耐え得る性質を有する。換言すれば電流の
流れる方向に直交する平面の断面積が大きくなるので破
壊耐圧が向上する。従って、静電気等による一時的大電
流に対して破壊を防止することが可能となる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものでなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、Ｐ−型シリコ
ン基板はＮ−型シリコン基板でも良く、この場合、鱈不
純物層はＰ＋不純物層であって本発明の効果を損うもの
ではない。ヌリンシリケートガラス膜からなる第１パツ
シベーシロｙ展は、酸化シリコン層から形成されても良
い。

〔利用分野〕

以上の歓１明では主として本発明者によってなされた発
明をその背景となった利用分野である半導体装置のゲー
ト保護回路に応用した場合について説明Ｉまたが、それ
に限定されるものでなく、複数の半導体層の連結によっ
てなる一連の半導体層を有する製雪に適用できる。

【図面の簡単な説明】

第１図は、ポンディングパッドから延びるゲート保護回
路の概略図、 第２図（、）は、保護抵抗端部のコンタクトホールの平
面図、 第２図（ｂ）は、第２図（ａ）のＡＡ’線に沿う断面図
、第２図（ｃ）は、第２図（ａｔのＢＢ’線に沿う断面
図、第３図（ａ）は、本発明による保護抵抗端部のコン
タクトホールの平面図、 第３図（ｂｌは、第３図（ａ）のｃｃ’線に沿う断面図
、第３図（ｃｌは、第３図（ａｌのＤＤ’線に沿う断面
図である。 １・・・ポンディングパッド、２・・・ポンディングパ
ッドから、保饅抵抗までのびるアルミニウム配線、３・
・・保！Ｉ抵抗、４・・・基板と抵抗によって形成され
るダイオード、５・・・入力段回路、６・・・Ｐ−型シ
リコン半導基板、７・・・酸化シリコンから々るフィー
ルを勲縁膜、８・・・多結晶シリコン層、９・・・リン
シリケートガラス膜からなる第１バツケーシミン膜、１
０・・・アルミニウム配線層、１１・・・コンタクトホ
ール、１２・・・第１半導体層１３と第２半導体層１４
とが重なり合い、多結晶シリコン層８形成時に同時にエ
ッチされた領域、１３・・・多結晶シリコン層８をマス
クにして形成した第１半導体層、１４・・・多結晶シリ
コン層８に含まれる不純物が基板に浸入して形成された
第２半導体層、１４ａ・・・特に電流破壊が生ずる領域
、１５・・・本発明により改良さｉた前記１２の領域。 代理人　弁理士　高　橋　明　夫

Claims (1)

【特許請求の範囲】
1. １、第１導電型の半導体基板に形成された第２導電型の
   半導体領域が第１の幅を有する第１領竣とこれに接続さ
   れた前記ｗ、１の幅よりも大きい第２の幅を有する第２
   領域とからなり、前記第２領域の前記第１領Ｗと接続す
   る部分を除く表面部分の部に多結晶シリコン層が直接液
   して形成されており、前記多結晶シリコン層は前記第２
   領ψ上でアルミニウム層に接続されてなることを％徴と
   する半導体装置。