JPS60218151A - インタフエ−ス変換装置 - Google Patents
インタフエ−ス変換装置Info
- Publication number
- JPS60218151A JPS60218151A JP59074349A JP7434984A JPS60218151A JP S60218151 A JPS60218151 A JP S60218151A JP 59074349 A JP59074349 A JP 59074349A JP 7434984 A JP7434984 A JP 7434984A JP S60218151 A JPS60218151 A JP S60218151A
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- buffer
- adapter
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、チャネルとｌ１０（入出力装置）制御装置と
の間にあって異なったＩ１０インタフェースを接続する
インタフェース変換装置に関する。
の間にあって異なったＩ１０インタフェースを接続する
インタフェース変換装置に関する。
従来技術と問題点
電気的レベルの異なる又はプロトコルの異なるＩ１０イ
ンタフェースを接続するのにアダプタがよく使用される
。第り図はこの例を示し、１０はチャネル、１２はＩ１
０制御装置、１４はこれらの間にあってＩ１０インタフ
ェースＡとＢを接続するアダプタ即ち上記のインタフェ
ース変換装置である。Ｉｌｏのデータ転送速度が速く、
オーバランの可能性がある場合はアダプタ１４内にバッ
ファ１６を設け、Ｉ１０インタフェースＡ側とＢ側は非
同期でデータ転送を行なう。Ｉ１０インタフェースＡ側
がそのプロトコルにより、データ転送の終了を最後のデ
ータ転送時に知らせることができるとする。インタフェ
ースＡ側では特に書込み系データ転送時に、プログラム
が認識しているブロック長（ＣＣＷのバイトカウント値
）とｌ１０側のブロック長が異なる場合、このプロ・ツ
ク長の相違をチャネルに正しく認識させなければならな
い。チャネルはこれをプログラムに通知してデータ書込
み、読取りが予定通りでないことを知らせる。
ンタフェースを接続するのにアダプタがよく使用される
。第り図はこの例を示し、１０はチャネル、１２はＩ１
０制御装置、１４はこれらの間にあってＩ１０インタフ
ェースＡとＢを接続するアダプタ即ち上記のインタフェ
ース変換装置である。Ｉｌｏのデータ転送速度が速く、
オーバランの可能性がある場合はアダプタ１４内にバッ
ファ１６を設け、Ｉ１０インタフェースＡ側とＢ側は非
同期でデータ転送を行なう。Ｉ１０インタフェースＡ側
がそのプロトコルにより、データ転送の終了を最後のデ
ータ転送時に知らせることができるとする。インタフェ
ースＡ側では特に書込み系データ転送時に、プログラム
が認識しているブロック長（ＣＣＷのバイトカウント値
）とｌ１０側のブロック長が異なる場合、このプロ・ツ
ク長の相違をチャネルに正しく認識させなければならな
い。チャネルはこれをプログラムに通知してデータ書込
み、読取りが予定通りでないことを知らせる。
アダプタ１４にバッファ１６がなく、チャネルとｌ０Ｃ
（Ｉ１０制御装置）が同期して動作している場合は、ブ
ロック長の相違はチャネル側で簡単に分る。例えば１ブ
ロツク１０５バイトとプログラム側では認識しており、
Ｉｌｏ例えば磁気ディスク装置の１ブロツクは１００バ
イトであった場合、チャネル１０はその１０５バイトを
アダプタ１４及びｌ０Ｃ１２を介して所定量ずつ逐次Ｉ
１０へ送り、Ｔ１０側では受取ったデータが１００バイ
トになれば１ブロック受取ったことを示す終了信号を上
げ、このときチャネル１０にはまだ５バイト残っている
ので、これによりブロック長相違が分り、その旨をチャ
ネルはプログラムへ通知することができる。
（Ｉ１０制御装置）が同期して動作している場合は、ブ
ロック長の相違はチャネル側で簡単に分る。例えば１ブ
ロツク１０５バイトとプログラム側では認識しており、
Ｉｌｏ例えば磁気ディスク装置の１ブロツクは１００バ
イトであった場合、チャネル１０はその１０５バイトを
アダプタ１４及びｌ０Ｃ１２を介して所定量ずつ逐次Ｉ
１０へ送り、Ｔ１０側では受取ったデータが１００バイ
トになれば１ブロック受取ったことを示す終了信号を上
げ、このときチャネル１０にはまだ５バイト残っている
ので、これによりブロック長相違が分り、その旨をチャ
ネルはプログラムへ通知することができる。
しかしアダプタ１４にバッファ１６があり、データ先取
りを行なうと、ブロック長の相違をチャネル側で検出す
ることができない場合がある。即ちこの場合アダプタ１
４はデータをチャネルからバッファ１６へＣＣＷで指定
された量だけ取込み、それを■０制御装置へ逐次転送す
るから、Ｔ１０側から１ブロック長データ受取り完了通
知があったとき既にチャネルから全データを取込んでし
まっており、自己のバッファ１６内にＩ１０制御装置へ
未送出のデータが残る場合がある。従ってアダプタがＴ
１０側からの完了信号を単にチャネル１０へ取次いでし
まうと該チャネルでは正常終了と誤判断してしまう。
りを行なうと、ブロック長の相違をチャネル側で検出す
ることができない場合がある。即ちこの場合アダプタ１
４はデータをチャネルからバッファ１６へＣＣＷで指定
された量だけ取込み、それを■０制御装置へ逐次転送す
るから、Ｔ１０側から１ブロック長データ受取り完了通
知があったとき既にチャネルから全データを取込んでし
まっており、自己のバッファ１６内にＩ１０制御装置へ
未送出のデータが残る場合がある。従ってアダプタがＴ
１０側からの完了信号を単にチャネル１０へ取次いでし
まうと該チャネルでは正常終了と誤判断してしまう。
第２図はブロック長をＡ側では５、Ｂ側では４としてい
る場合のＩｌｏへのデータ書込みに対するデータ転送要
領を説明する図である。この場合は、起動処理などは省
略すると先ず、Ｉ１０インタフェースＡ側ではアダプタ
１４がチャネル１０に対してサービスインＳＲＶ Ｉを
上げ、データ転送を要求する。これを受けるとチャネル
はデータバスにデータをのせ、アダプタにサービスアウ
ト５ＲＶＯを返す。これをトリガとしてアダプタは、デ
ータバスのデータを取込む。こうして１回のデータ転送
が完了する。アダプタ１４は取込んだデータをバッファ
１６へ格納するので、Ｔ１０側を考慮することなく直ち
にＳＲＶ Ｉを上げ、次のデータ転送を要求することが
できる。以下これを繰り返し、本例では５回のデータ転
送でチャネルからのデータ転送が終了する。最後の５回
目のデータ転送ではアダプタは５ＲＶＯに対する５ＲＶ
Ｏと共に、これで最後であることを示すストソプアウｌ
−Ｓ Ｔ Ｐ Ｏをチャネルから知らされる。なお既知
のようにチャンネルとアダプタ間、アダプタとＩ１０制
御装置間にはバス線および信号線が張られており、上記
のＳＲＶ Ｉを上げる、等は該当信号線を例えばＨ（ハ
イ）レベルにすることをいう。
る場合のＩｌｏへのデータ書込みに対するデータ転送要
領を説明する図である。この場合は、起動処理などは省
略すると先ず、Ｉ１０インタフェースＡ側ではアダプタ
１４がチャネル１０に対してサービスインＳＲＶ Ｉを
上げ、データ転送を要求する。これを受けるとチャネル
はデータバスにデータをのせ、アダプタにサービスアウ
ト５ＲＶＯを返す。これをトリガとしてアダプタは、デ
ータバスのデータを取込む。こうして１回のデータ転送
が完了する。アダプタ１４は取込んだデータをバッファ
１６へ格納するので、Ｔ１０側を考慮することなく直ち
にＳＲＶ Ｉを上げ、次のデータ転送を要求することが
できる。以下これを繰り返し、本例では５回のデータ転
送でチャネルからのデータ転送が終了する。最後の５回
目のデータ転送ではアダプタは５ＲＶＯに対する５ＲＶ
Ｏと共に、これで最後であることを示すストソプアウｌ
−Ｓ Ｔ Ｐ Ｏをチャネルから知らされる。なお既知
のようにチャンネルとアダプタ間、アダプタとＩ１０制
御装置間にはバス線および信号線が張られており、上記
のＳＲＶ Ｉを上げる、等は該当信号線を例えばＨ（ハ
イ）レベルにすることをいう。
Ｉ１０インタフェースＢ側では、アダプタ１４のデータ
取込みよりや＼遅れてＩ１０制御装置１２がサービスイ
ンＳＲＶ Ｉを上げ、これを受けてアダプタはバッファ
１６から読出したデータをバスにのせサービスアウト５
ＲＶＯを返し・・・・・・というＩ１０インタフェース
Ａ側と同様な動作が開始される。Ｉ１０制御装置１２は
本例では４回データを取込むと１ブロツク長のデータ取
込みが完了するので、こ−でデータ受取りは完了したこ
とを示すステータスイン５ＴＡＩを上げる。アダプタ１
４はこれをチャネル１０へ送り（単に通過させる）、チ
ャネル１０はステータスイン５ＴＡＩを受けるとサービ
スアウト５ＲＶＯを返し、これを受けてＩ１０制御装置
１２はステータスイン５ＴＡｌを下げる。
取込みよりや＼遅れてＩ１０制御装置１２がサービスイ
ンＳＲＶ Ｉを上げ、これを受けてアダプタはバッファ
１６から読出したデータをバスにのせサービスアウト５
ＲＶＯを返し・・・・・・というＩ１０インタフェース
Ａ側と同様な動作が開始される。Ｉ１０制御装置１２は
本例では４回データを取込むと１ブロツク長のデータ取
込みが完了するので、こ−でデータ受取りは完了したこ
とを示すステータスイン５ＴＡＩを上げる。アダプタ１
４はこれをチャネル１０へ送り（単に通過させる）、チ
ャネル１０はステータスイン５ＴＡＩを受けるとサービ
スアウト５ＲＶＯを返し、これを受けてＩ１０制御装置
１２はステータスイン５ＴＡｌを下げる。
チャネル１０ではステータスインが入ったのでデータ転
送は正常終了したものと判断し、プログラムへブロック
長不一致通知はできない。しかし５番目のデータは図示
のようにアダプタ１４のバッファ１６に残っており、Ｉ
ｌｏへは送られていない。これでは例えば磁気ディスク
へ書込んだはずのデータの一部は未書込みで、消滅して
しまうことになり問題である。このような問題は、プロ
グラマ−が磁気ディスク装置一般的に言えばＩｌｏのブ
ロック長を誤認して、その誤ったブロック長でプログラ
ムを作成してしまった、等の場合に生じる。
送は正常終了したものと判断し、プログラムへブロック
長不一致通知はできない。しかし５番目のデータは図示
のようにアダプタ１４のバッファ１６に残っており、Ｉ
ｌｏへは送られていない。これでは例えば磁気ディスク
へ書込んだはずのデータの一部は未書込みで、消滅して
しまうことになり問題である。このような問題は、プロ
グラマ−が磁気ディスク装置一般的に言えばＩｌｏのブ
ロック長を誤認して、その誤ったブロック長でプログラ
ムを作成してしまった、等の場合に生じる。
発明の目的
本発明はか−る点を改善し、上記のようなシステム即ち
アダプタがバッファを備えチャネルとアダブタ間、アダ
プタとＩ１０制御装置間は非同期でデータ転送するシス
テムにおいても、ブロック長不一致であればそれをチャ
ネルが正しく検知できるようにしようとするものである
。
アダプタがバッファを備えチャネルとアダブタ間、アダ
プタとＩ１０制御装置間は非同期でデータ転送するシス
テムにおいても、ブロック長不一致であればそれをチャ
ネルが正しく検知できるようにしようとするものである
。
発明の構成
本発明は、チャネルとＩ１０制御装置との間に設けられ
、バッファを備えるインタフェース変換装置において、
該バッファに書込まれるデータの個数と該バッファより
読出されるデータの個数との差をめる手段と、１ブロツ
クのデータ転送終了を示す信号をチャネルより受信後該
手段の出力が差はＯでないことを示すなら更にデータ送
出をめる信号を発生する手段とを有することを特徴とす
るが、次に実施例を参照しながらこれを説明する。
、バッファを備えるインタフェース変換装置において、
該バッファに書込まれるデータの個数と該バッファより
読出されるデータの個数との差をめる手段と、１ブロツ
クのデータ転送終了を示す信号をチャネルより受信後該
手段の出力が差はＯでないことを示すなら更にデータ送
出をめる信号を発生する手段とを有することを特徴とす
るが、次に実施例を参照しながらこれを説明する。
発明の実施例
第３図は本発明でのデータ転送要領を示す。■１０イン
タフェースＡ側での５ＲＶＩ、５ＲＶＯのやりとり、バ
ッファ１６へのデータ取込み、Ｉ１０インク７ ｘ −
スＢ側で（７）ＳＲＶＩ、５ＲＶｏのやりとり、データ
取込みなどは第２図と同様であり、そして本例でもブロ
ック長をＡ側で５、Ｂ側では４としている。Ｉ１０制御
装置１２は４回データ取込みを行なうとステータスイン
５ＴＡＩを上げ、アダプタ１４はこれを受けるとバイト
カウンタの値をチェックし、残りＯでなければ５ＴＡＩ
をスルーにすることなく、再びＳＲＶ Ｉを上げる。チ
ャネル１０はこれを受けるとコマンドアラ）ＣＭＤＯを
アダプタへ返し、データは転送済み、残りなしを告げ、
インコレクトレングスピットを立ててプログラムへ終了
通知し、ブロック長不一致を知らせる。アダプタ１４で
はチャネルからＣＭＤＯを受けるとこれで始めてＩ１０
制御装置１２から５ＴＡＩが入ったとし、チャネルへ５
ＴＡＩを送る。
タフェースＡ側での５ＲＶＩ、５ＲＶＯのやりとり、バ
ッファ１６へのデータ取込み、Ｉ１０インク７ ｘ −
スＢ側で（７）ＳＲＶＩ、５ＲＶｏのやりとり、データ
取込みなどは第２図と同様であり、そして本例でもブロ
ック長をＡ側で５、Ｂ側では４としている。Ｉ１０制御
装置１２は４回データ取込みを行なうとステータスイン
５ＴＡＩを上げ、アダプタ１４はこれを受けるとバイト
カウンタの値をチェックし、残りＯでなければ５ＴＡＩ
をスルーにすることなく、再びＳＲＶ Ｉを上げる。チ
ャネル１０はこれを受けるとコマンドアラ）ＣＭＤＯを
アダプタへ返し、データは転送済み、残りなしを告げ、
インコレクトレングスピットを立ててプログラムへ終了
通知し、ブロック長不一致を知らせる。アダプタ１４で
はチャネルからＣＭＤＯを受けるとこれで始めてＩ１０
制御装置１２から５ＴＡＩが入ったとし、チャネルへ５
ＴＡＩを送る。
このように本発明ではＩ１０インタフェースＡ側のデー
タ転送終了後にＩ１０インタフェースＢ側から（Ｉｌｏ
から）ブロック終了の通知を受けたとき、まだ転送して
いないデータがあればアダプタはチャネルに余分なデー
タ転送要求を行ない、あたかもＩ１０側のブロック長が
ＣＣＷのバイトカウントより大きかったように見せてチ
ャネル側でのブロック長不一致検出を可能にしたので、
ブロック長不正をプログラムに通知できしかも５ＲＶｌ
を余分に上げるというだけなのでチャネルに格別の改造
を要しない利点がある。
タ転送終了後にＩ１０インタフェースＢ側から（Ｉｌｏ
から）ブロック終了の通知を受けたとき、まだ転送して
いないデータがあればアダプタはチャネルに余分なデー
タ転送要求を行ない、あたかもＩ１０側のブロック長が
ＣＣＷのバイトカウントより大きかったように見せてチ
ャネル側でのブロック長不一致検出を可能にしたので、
ブロック長不正をプログラムに通知できしかも５ＲＶｌ
を余分に上げるというだけなのでチャネルに格別の改造
を要しない利点がある。
第４図はアダプター４が上げる上記余分な５ＲＶｌを出
力する回路例を示す。２２．２４はカウンタ、２６はこ
れらのカウンタの計数値の差をめる減算器、２８はアン
ドゲートである。カウンタ２２はＩ１０インタフェース
Ａ側のデータ転送回数従ってバッファ１６へ書込まれる
データのバイト数を計数し、前記の例では最終的には５
になる。カウンタ２４はＩ１０インタフェースＢ側のデ
ータ転送回数従ってバッファ１６から読出されるデータ
のバイト数を針数し、前記の例では最終的には４になる
。減算器２６はこれらのカウンタの計数値を引算し、差
が０でなければＨレベルの出力を生じる。これはアンド
ゲート２８の一方の入力に加わり、アンドゲート２８の
他方の入力にはＩ１０制御装置１２が上げるステータス
イン５ＴＡＩが加わる。従って上記差が０でないのに５
ＴＡＩが生じるとアンドゲート２８はＨレベル出力を生
じ、これは上記の余分な５ＲＶＩになる。
力する回路例を示す。２２．２４はカウンタ、２６はこ
れらのカウンタの計数値の差をめる減算器、２８はアン
ドゲートである。カウンタ２２はＩ１０インタフェース
Ａ側のデータ転送回数従ってバッファ１６へ書込まれる
データのバイト数を計数し、前記の例では最終的には５
になる。カウンタ２４はＩ１０インタフェースＢ側のデ
ータ転送回数従ってバッファ１６から読出されるデータ
のバイト数を針数し、前記の例では最終的には４になる
。減算器２６はこれらのカウンタの計数値を引算し、差
が０でなければＨレベルの出力を生じる。これはアンド
ゲート２８の一方の入力に加わり、アンドゲート２８の
他方の入力にはＩ１０制御装置１２が上げるステータス
イン５ＴＡＩが加わる。従って上記差が０でないのに５
ＴＡＩが生じるとアンドゲート２８はＨレベル出力を生
じ、これは上記の余分な５ＲＶＩになる。
第５図はアダプタ１４内の回路を更に詳細に示す図であ
る。Ｄ１〜Ｄ３はＩ１０インタフェースのドライバ、Ｒ
１−Ｒ５は同レシーバである。またＦＦＩ〜ＦＦ３はフ
リップフロップ、ＲＧＩ。
る。Ｄ１〜Ｄ３はＩ１０インタフェースのドライバ、Ｒ
１−Ｒ５は同レシーバである。またＦＦＩ〜ＦＦ３はフ
リップフロップ、ＲＧＩ。
ＲＧ２はレジスタ、Ａはアンドゲート、Ｎはナントゲー
ト、ＣＨＯＰは立上りを検出するチョッパである。アダ
プタ１４がチャネル１０にＳＲＶ Ｉを上げる条件は■
データ書込みであり、■ストップアウトが出力されてお
らず、かつ■バッファフルでない、であり（図ではこの
条件をＷ−ＳＴＰ・ＢＦで示す）、このときフリップフ
ロップＦＦ１はセットされてＨレベル出力を生じる。５
ＲＶＩを落とす条件は５ＲＶＯが返ってデータを取込ん
だ、であり、このときＦＦＩは５ＲＶＯによりリセット
される。この点は従来方式のアダプタと同じであるが、
本発明ではＦＦＩセットの条件に０ ＳＴＰ −ＳＴＡ Ｉ・０即ち■チャネルからストップ
アウトが出力されており、■Ｉ１０制御装置から５ＴＡ
Ｉが上げられており、かつ減算器２６の出力は０でない
、を加える。
ト、ＣＨＯＰは立上りを検出するチョッパである。アダ
プタ１４がチャネル１０にＳＲＶ Ｉを上げる条件は■
データ書込みであり、■ストップアウトが出力されてお
らず、かつ■バッファフルでない、であり（図ではこの
条件をＷ−ＳＴＰ・ＢＦで示す）、このときフリップフ
ロップＦＦ１はセットされてＨレベル出力を生じる。５
ＲＶＩを落とす条件は５ＲＶＯが返ってデータを取込ん
だ、であり、このときＦＦＩは５ＲＶＯによりリセット
される。この点は従来方式のアダプタと同じであるが、
本発明ではＦＦＩセットの条件に０ ＳＴＰ −ＳＴＡ Ｉ・０即ち■チャネルからストップ
アウトが出力されており、■Ｉ１０制御装置から５ＴＡ
Ｉが上げられており、かつ減算器２６の出力は０でない
、を加える。
アダプタ１４の他の部分はデータ転送などに関するもの
であり、チャネルが５ＲＶＯを返すとデータバスＤＢの
データがレジスタＲＧＩへ取込まれ、更にバッファ１６
へ書込まれ、またこの５ＲＶＯはカウンタ２２で計数さ
れ更にフリップフロップＦＦＩをリセットする。チャネ
ルからのストップアウト５ＴＰＯはフリップフロップＦ
Ｆ２をセラｌ−１，、そのＱ出力である。ＳＴＰをＨレ
ベルに、その反転１〒下をＬ（ロー）レベルにする。
であり、チャネルが５ＲＶＯを返すとデータバスＤＢの
データがレジスタＲＧＩへ取込まれ、更にバッファ１６
へ書込まれ、またこの５ＲＶＯはカウンタ２２で計数さ
れ更にフリップフロップＦＦＩをリセットする。チャネ
ルからのストップアウト５ＴＰＯはフリップフロップＦ
Ｆ２をセラｌ−１，、そのＱ出力である。ＳＴＰをＨレ
ベルに、その反転１〒下をＬ（ロー）レベルにする。
Ｉ１０制御装置１２が５ＲＶＩを上げるとこれは、減算
器２６の出力がＯでないときアンドゲートＡを通ってフ
リップフロップＦＦ３に入り、これをセットする。従っ
てＦＦ３のＱ出力はＨになりこれはドライバＤ２を介し
て５ＲＶＯとしてＴ１０制御装置へ返され、またカウン
タ２４に入って計数される。この時Ｉ１０制御装置への
データとし１ てバッファ１６の読出しが行なわれ、読出したデータは
レジスタＲＧ２、ドライバＤ３を介してＢ側のデータバ
スＤＢへのせられる。Ｉ１０制御装置はその受取ったデ
ータが予定数になると５ＴＡＩを上げ、これはレシーバ
Ｒ５を介してフリップフロップＦＦＩの前記セット用に
用いられる。減算器２６の出力は差が０である、のとバ
ッファ１６がフルである（ＢＦ）、の２つである。
器２６の出力がＯでないときアンドゲートＡを通ってフ
リップフロップＦＦ３に入り、これをセットする。従っ
てＦＦ３のＱ出力はＨになりこれはドライバＤ２を介し
て５ＲＶＯとしてＴ１０制御装置へ返され、またカウン
タ２４に入って計数される。この時Ｉ１０制御装置への
データとし１ てバッファ１６の読出しが行なわれ、読出したデータは
レジスタＲＧ２、ドライバＤ３を介してＢ側のデータバ
スＤＢへのせられる。Ｉ１０制御装置はその受取ったデ
ータが予定数になると５ＴＡＩを上げ、これはレシーバ
Ｒ５を介してフリップフロップＦＦＩの前記セット用に
用いられる。減算器２６の出力は差が０である、のとバ
ッファ１６がフルである（ＢＦ）、の２つである。
発明の詳細
な説明したように本発明では、まだバッファにデータが
残っている状態でステータスインが入るとアダプタは余
分のサービスインを上げるようにしたので、チャネルの
ハードウェアを変更することなくチャネルにブロック長
不一致を検知させることができ、甚だ有効である。
残っている状態でステータスインが入るとアダプタは余
分のサービスインを上げるようにしたので、チャネルの
ハードウェアを変更することなくチャネルにブロック長
不一致を検知させることができ、甚だ有効である。
第１図はインタフェース変換装置の例を示すブロック図
、第２図は従来の伝送手順の説明図、第３図は本発明の
伝送手順の説明図、第４図および第５図は本発明に係る
アダプタの要部を示すプロ２ ツク図である。 図面で１０はチャネル、１２はＩ１０制御装置、１４は
インタフェース変換装置、１６はバッファ、２２．２４
．２６はデータ数の差をめる手段、ＦＦＩ、ＳＴＰ −
ＳＴＡ Ｉ・Ｏは差が０でないとき更にＳＲＶ Ｉを発
生する手段である。 出 願 人 冨士通株式会社（ばか１名）代理人弁理士
青 柳 稔 ３ ワリ＾ 〈趣 ｃｏ辱
、第２図は従来の伝送手順の説明図、第３図は本発明の
伝送手順の説明図、第４図および第５図は本発明に係る
アダプタの要部を示すプロ２ ツク図である。 図面で１０はチャネル、１２はＩ１０制御装置、１４は
インタフェース変換装置、１６はバッファ、２２．２４
．２６はデータ数の差をめる手段、ＦＦＩ、ＳＴＰ −
ＳＴＡ Ｉ・Ｏは差が０でないとき更にＳＲＶ Ｉを発
生する手段である。 出 願 人 冨士通株式会社（ばか１名）代理人弁理士
青 柳 稔 ３ ワリ＾ 〈趣 ｃｏ辱
Claims (1)
- 【特許請求の範囲】 チャネルとＩ１０制御装置との間に設けられ、バッファ
を備えるインタフェース変換装置において、 該バッファに書込まれるデータの個数と該バッファより
読出されるデータの個数との差をめる手段と、１ブロツ
クのデータ転送終了を示す信号をチャネルより受信後該
手段の出力が差は０でないことを示すなら更にデータ送
出をめる信号を発生する手段とを有することを特徴とす
るインタフェース変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074349A JPS60218151A (ja) | 1984-04-13 | 1984-04-13 | インタフエ−ス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074349A JPS60218151A (ja) | 1984-04-13 | 1984-04-13 | インタフエ−ス変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60218151A true JPS60218151A (ja) | 1985-10-31 |
Family
ID=13544552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074349A Pending JPS60218151A (ja) | 1984-04-13 | 1984-04-13 | インタフエ−ス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60218151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233646A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | データ転送制御方式 |
-
1984
- 1984-04-13 JP JP59074349A patent/JPS60218151A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233646A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | データ転送制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757055B2 (ja) | ディジタル・コンピュータのデータ転送方法 | |
| JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
| JPS604624B2 (ja) | 正しくない情報フレ−ムを再送するシステム | |
| US5062073A (en) | Input output control system using a fifo to record access information of control registers by a master device | |
| US5287528A (en) | IEEE 488 interface for message handling method | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| US5694586A (en) | Controller using time-domain filter connected to a signal line to control a time at which signal line is sampled for receipt of information transfer signal | |
| US6289402B1 (en) | Bidirectional data transfer protocol primarily controlled by a peripheral device | |
| JPS60218151A (ja) | インタフエ−ス変換装置 | |
| JPS63228856A (ja) | 通信制御装置 | |
| RU2018944C1 (ru) | Устройство для сопряжения эвм с внешними объектами | |
| US5689725A (en) | System for generating status signals of second bus on first bus by comparing actual phase of the second bus with expected phase of second bus | |
| CN121144226A (zh) | Sdio主设备间的通信方法及桥接系统、存储介质 | |
| JPH03139753A (ja) | コンピユータ・システム | |
| JPH02109441A (ja) | 通信制御装置 | |
| JPS62204358A (ja) | デ−タ通信処理方式 | |
| JPS63228855A (ja) | 通信制御装置 | |
| SU868741A1 (ru) | Устройство дл сопр жени двух цифровых вычислительных машин | |
| JPS60136848A (ja) | デ−タ処理装置 | |
| JPS5922462A (ja) | 通信制御方式 | |
| JPH03192939A (ja) | 送受信方法 | |
| JPS60201465A (ja) | デ−タ処理装置 | |
| JPS63187943A (ja) | 通信制御装置 | |
| JPH0567094B2 (ja) | ||
| JPH0944444A (ja) | Ｓｃｓｉコントロール装置 |