JPS60219571A - アナログｌｓｉテスタ - Google Patents
アナログｌｓｉテスタInfo
- Publication number
- JPS60219571A JPS60219571A JP59076165A JP7616584A JPS60219571A JP S60219571 A JPS60219571 A JP S60219571A JP 59076165 A JP59076165 A JP 59076165A JP 7616584 A JP7616584 A JP 7616584A JP S60219571 A JPS60219571 A JP S60219571A
- Authority
- JP
- Japan
- Prior art keywords
- module
- data
- lsi
- controller
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［１？、明の属する分野］
本発明は、アナログＬＳＩの動作異當を検査づるための
アナログＬＳＩテスタに関する。
アナログＬＳＩテスタに関する。
［従来技術］
従来より良く知られているこの種のアナログＬＳＩテス
タでは、極めて悪影響を及ぼす高周波ノイズを避（）る
ために次のような制御方式を採っている。すなわち、テ
スタコントローラまたはモジュールコントローラ等のア
ナログ測定ハードモジュールと直接にロジック回路レベ
ルでインタフェースする機能ユニット（ここにはマイク
ロプロセッサが含まれる）において、アナログ測定ハー
ドモジュールが動作中である時にはインタフェース部分
のロジック動作を停止する。この様な方式によって、テ
スタコントローラまたはモジュールコントローラ等にお
ける高周波ノイズ元生を所望の期間停止することができ
、アナログ測定ハードモジュールへの高周波ノイズ混入
を防止することができる。
タでは、極めて悪影響を及ぼす高周波ノイズを避（）る
ために次のような制御方式を採っている。すなわち、テ
スタコントローラまたはモジュールコントローラ等のア
ナログ測定ハードモジュールと直接にロジック回路レベ
ルでインタフェースする機能ユニット（ここにはマイク
ロプロセッサが含まれる）において、アナログ測定ハー
ドモジュールが動作中である時にはインタフェース部分
のロジック動作を停止する。この様な方式によって、テ
スタコントローラまたはモジュールコントローラ等にお
ける高周波ノイズ元生を所望の期間停止することができ
、アナログ測定ハードモジュールへの高周波ノイズ混入
を防止することができる。
しかしながら、１つのアナログ測定ハードモジュールで
２組のテストヘッドを共用するような場合において番ユ
、一方のデストヘッドが作動中の時は他方のテストヘッ
ドでは全くアクセス不可能となっている。このため、２
組のデストヘツドを備えているものの、デスト動作はシ
リーズに行わざるを得ず、処理速度の向上は望めないと
いう欠点があった。
２組のテストヘッドを共用するような場合において番ユ
、一方のデストヘッドが作動中の時は他方のテストヘッ
ドでは全くアクセス不可能となっている。このため、２
組のデストヘツドを備えているものの、デスト動作はシ
リーズに行わざるを得ず、処理速度の向上は望めないと
いう欠点があった。
［発明の目的］
本発明の目的は、この様な欠点を解消するもので、アナ
ログ測定ハードモジュールが動作中でもテスタコン１−
ローラまたはモジュールコントローラが高周波ノイズを
アナログ測定ハードモジュールに与えないように構成す
ると共に、予めアナログ測定ハードモジュールの測定準
備を行い処理速度の向上を図り得るアナログＬＳＩテス
タを提供することにある。
ログ測定ハードモジュールが動作中でもテスタコン１−
ローラまたはモジュールコントローラが高周波ノイズを
アナログ測定ハードモジュールに与えないように構成す
ると共に、予めアナログ測定ハードモジュールの測定準
備を行い処理速度の向上を図り得るアナログＬＳＩテス
タを提供することにある。
［発明の概要コ
この様な目的を達成するために本発明では、ＬＳＩの試
験に係るアルゴリズムをそれぞれ有した２つのデスクコ
ントローラと、試Ｍ対条の１−８Ｊに接続される２つの
テストヘッドと、この２つのテストヘッドにそれぞれ共
有されＬＳＩ試験のための信号ａ３よびデータを授受す
るための２つのアナログ測定ハードモジュールと、この
アナ１コグ測定ハードモジユールからのデータを一時的
に蓄える第１のバッファレジスタと前記テスタコン１〜
ローラからのデ〜りを一時的に蓄える第２のハラノアレ
ジスタを島えてなり前記アナ〔１グ測定ハードモジユー
ルの各々に対応して設けられた２組のモジュールコント
ローラと、前記各々のアナログ測定ハードモジュールと
モジュールコントローラ間の信号伝送をｔｊうための２
絹の光通信手段を具１禎し、一方の系統が差動中である
時に、他方の系統のモジュールコン１ヘローラの第２の
へソファレジスタにテスタコン［・ローラからのデータ
を記憶しておき予め測定準備を行い得るようにしたこと
を特徴とするものである。
験に係るアルゴリズムをそれぞれ有した２つのデスクコ
ントローラと、試Ｍ対条の１−８Ｊに接続される２つの
テストヘッドと、この２つのテストヘッドにそれぞれ共
有されＬＳＩ試験のための信号ａ３よびデータを授受す
るための２つのアナログ測定ハードモジュールと、この
アナ１コグ測定ハードモジユールからのデータを一時的
に蓄える第１のバッファレジスタと前記テスタコン１〜
ローラからのデ〜りを一時的に蓄える第２のハラノアレ
ジスタを島えてなり前記アナ〔１グ測定ハードモジユー
ルの各々に対応して設けられた２組のモジュールコント
ローラと、前記各々のアナログ測定ハードモジュールと
モジュールコントローラ間の信号伝送をｔｊうための２
絹の光通信手段を具１禎し、一方の系統が差動中である
時に、他方の系統のモジュールコン１ヘローラの第２の
へソファレジスタにテスタコン［・ローラからのデータ
を記憶しておき予め測定準備を行い得るようにしたこと
を特徴とするものである。
［実施例Ｊ
以下図面を用いて本発明の詳細な説明する。第１図は本
発明のアナログしＳ１デスクの一実施例を示ず要部構成
図である。同図において、１ａ。
発明のアナログしＳ１デスクの一実施例を示ず要部構成
図である。同図において、１ａ。
１ｂはテスタコントローラ、２ａ、２ｂはバス、１０ａ
、１０ｂはモジュールコン１−ローラ、２０ａ、 ２Ｑ
ｂは光フアイバーケーブル等でなる光通信路、３０ａ、
３０ｂはアナログ測定ハードモジュール、４０ａ、４０
ｂはテス［・ヘッドをそれぞれ示す。
、１０ｂはモジュールコン１−ローラ、２０ａ、 ２Ｑ
ｂは光フアイバーケーブル等でなる光通信路、３０ａ、
３０ｂはアナログ測定ハードモジュール、４０ａ、４０
ｂはテス［・ヘッドをそれぞれ示す。
テスタコントローラｉａ、ｉｂはそれぞれ具体的にテス
トするアルゴリズムをモジュール側に与えるものである
。
トするアルゴリズムをモジュール側に与えるものである
。
モジュールコントローラ１０ａ、１０ｂは、同一の構成
であって、アナログ測定ハードモジュールを制御するも
のである。
であって、アナログ測定ハードモジュールを制御するも
のである。
第２図はモジュールコントローラ１０ａとアナログ測定
ハードモジュール３０ａの詳細を示す構成図である。な
お、モジュールコントローラ１０ｂとアナログ測定ハー
トモジュール３０ｂも第２図と同様な構成となっている
。＋ｉｉｊ図のモジコールコン１〜〇−ラ１０ａにおい
て、１１１，１１２はそれぞれバッファ’、１２０はマ
イクに１プ１」セノリ、１３１．１３２はバッファレジ
スタ、１４０はデータ変換回路、１５１μ発光素子、１
５２１Ｊ受光素子である。
ハードモジュール３０ａの詳細を示す構成図である。な
お、モジュールコントローラ１０ｂとアナログ測定ハー
トモジュール３０ｂも第２図と同様な構成となっている
。＋ｉｉｊ図のモジコールコン１〜〇−ラ１０ａにおい
て、１１１，１１２はそれぞれバッファ’、１２０はマ
イクに１プ１」セノリ、１３１．１３２はバッファレジ
スタ、１４０はデータ変換回路、１５１μ発光素子、１
５２１Ｊ受光素子である。
パン７７１１１はバス２ａがらのデータを受シブ、バッ
フ１１１２はバス２ｂからのデータを受（ブる。
フ１１１２はバス２ｂからのデータを受（ブる。
データ変換回路１．４０は、直列・並列変換器と並列・
直列変換器で構成され、並列・直列変換器はハラノアレ
ジスタの並列出力データを直列データに変換して出力し
、直列・ｄ１２列変換器は受光素子１５２から得られる
直列データを並列データに変換する。
直列変換器で構成され、並列・直列変換器はハラノアレ
ジスタの並列出力データを直列データに変換して出力し
、直列・ｄ１２列変換器は受光素子１５２から得られる
直列データを並列データに変換する。
アナログ測定ハードモジュール３０ａにおいＣ１３１は
受光素子、３２は発光素子、３３は直列・並列変換器と
並列・直列変換器で構成されるデ〜り変換回路、３４は
バッファレジスタである。
受光素子、３２は発光素子、３３は直列・並列変換器と
並列・直列変換器で構成されるデ〜り変換回路、３４は
バッファレジスタである。
受光素子３１は、光通信路２０ａを介してモジニールコ
ン１−〇−ラ１０ａの発光素子１５１から出力される光
信号を受け、これを電気信号に変換して出力Ｊる。この
電気信号はデータ変換回路内の直列・並列変換器に導か
れ、並列信号に変換された後、へソファレジスタに送ら
れる。
ン１−〇−ラ１０ａの発光素子１５１から出力される光
信号を受け、これを電気信号に変換して出力Ｊる。この
電気信号はデータ変換回路内の直列・並列変換器に導か
れ、並列信号に変換された後、へソファレジスタに送ら
れる。
一方、テストヘッド４０ａまたは４０ｂから得られたデ
ータはバッフルレジスタ３４に一時的に格納されるが、
このデータはデータ変換回路の並列・直列変換器で直列
データに変換され、発光素子により光信号に変換されて
モジュールコントローラ１０ａに送られる。
ータはバッフルレジスタ３４に一時的に格納されるが、
このデータはデータ変換回路の並列・直列変換器で直列
データに変換され、発光素子により光信号に変換されて
モジュールコントローラ１０ａに送られる。
テストヘッド４０ａ、４０ｂは、アナログ測定ハードモ
ジュール３０ａからのアナログおよびディジタル信号を
測定対称のＬＳＩ（図示せずンへ供給し、また測定対称
のＬＳＩから抽出した信号をアナログ測定ハードモジュ
ール３ ’Ｏａへ送り込むことができるようになってい
る。
ジュール３０ａからのアナログおよびディジタル信号を
測定対称のＬＳＩ（図示せずンへ供給し、また測定対称
のＬＳＩから抽出した信号をアナログ測定ハードモジュ
ール３ ’Ｏａへ送り込むことができるようになってい
る。
この様な構成にお参プる動作を第３図のフローチャート
を参照して次に説明する。説明を簡明にするために、２
系統の内の一方の系統の動作に付いて述べる（他方の系
統も同様に動作づる）。テスタコントローラ１ａよりパ
ス２ａ にアクセスデータを出力でる。このデータはモジュール
コン］−ローラ１０ａのバラノア１１１をｆｉして割り
込み信号等としてマイクロプロセツサ１２０に与えられ
る。マイクロプロセツサ１２０では、こちらの系（以下
Ａ系と略称丈る。なお他方の系はＢ系と略称する）が動
作中かどうかを判定し、以下（インまたは（ロ）の動（
１に移行する。
を参照して次に説明する。説明を簡明にするために、２
系統の内の一方の系統の動作に付いて述べる（他方の系
統も同様に動作づる）。テスタコントローラ１ａよりパ
ス２ａ にアクセスデータを出力でる。このデータはモジュール
コン］−ローラ１０ａのバラノア１１１をｆｉして割り
込み信号等としてマイクロプロセツサ１２０に与えられ
る。マイクロプロセツサ１２０では、こちらの系（以下
Ａ系と略称丈る。なお他方の系はＢ系と略称する）が動
作中かどうかを判定し、以下（インまたは（ロ）の動（
１に移行する。
（イ）Ａ系が動作中のときくＢ系は動作中でない）アナ
ログ測定ハードモジュールに対するデータ（バスを介し
て入力されるデータ）をバッフ７レジスタ１３１へ蓄え
、次にデータ変換回路１４０の直列・並列変換器をアク
セスし、光リンクネットワークを介してアナログ測定ハ
ードモジコール３０ａからのデータのハツフルジスタ１
３２への格納を開始させる。すなわち、パンフルレジス
タ１３２の並列出力データをデータ変換回路３３を介し
て直列データに変換し、３２の元売素子を駆動して光信
号に変えて出力する。この信号は受光素子１５２て受信
され、電気信号に変換された後データ変換回路１４０の
直列・並列変換器によって並列データに変換され、バッ
ファレジスタ１３２に格納される。バッフ７レジスタ１
３２へのデータ格納終了後、バッフルレジスタ１３１に
蓄えられていたデータがデータ変換器１４０゛の並列直
列変換器を介して直列データに変換され、発光索子１５
１．ケーブルを経由してアナログ測定ハードモジュール
に供給される。
ログ測定ハードモジュールに対するデータ（バスを介し
て入力されるデータ）をバッフ７レジスタ１３１へ蓄え
、次にデータ変換回路１４０の直列・並列変換器をアク
セスし、光リンクネットワークを介してアナログ測定ハ
ードモジコール３０ａからのデータのハツフルジスタ１
３２への格納を開始させる。すなわち、パンフルレジス
タ１３２の並列出力データをデータ変換回路３３を介し
て直列データに変換し、３２の元売素子を駆動して光信
号に変えて出力する。この信号は受光素子１５２て受信
され、電気信号に変換された後データ変換回路１４０の
直列・並列変換器によって並列データに変換され、バッ
ファレジスタ１３２に格納される。バッフ７レジスタ１
３２へのデータ格納終了後、バッフルレジスタ１３１に
蓄えられていたデータがデータ変換器１４０゛の並列直
列変換器を介して直列データに変換され、発光索子１５
１．ケーブルを経由してアナログ測定ハードモジュール
に供給される。
アナログｉｌｌ！ｌ定ハードモジュール３０ａでは、受
光素子３１により受け取った信号をデータ変換回路３３
の直列・並列変換器により並列変換し、これをバッファ
レジスタ３４に格納する。
光素子３１により受け取った信号をデータ変換回路３３
の直列・並列変換器により並列変換し、これをバッファ
レジスタ３４に格納する。
バッファレジスタ３４に格納されたデータは、接続され
たテストヘッドを介して試験対象のＬＳＩに与えられる
。
たテストヘッドを介して試験対象のＬＳＩに与えられる
。
なお、バッファレジスタ１３２に読み込まれたデータは
適宜読み出され外部の解析装置へ送られ、データ解析に
供される。
適宜読み出され外部の解析装置へ送られ、データ解析に
供される。
（ロ）Ａ系が動作中でないときくＢ系が動作中のとき）
バッフルレジスタ１３２ヘデスクコントローラからのデ
ータを書き込み、このような前処理のみ実行して終了す
る。
ータを書き込み、このような前処理のみ実行して終了す
る。
［発明の効果コ
以上説明したように、本発明によれば、アナログＬＳＩ
テスタか２つのテストへヘッドに共インされるアナログ
測定モジュールを有する場合にＪｊいて、片系の測定を
実施中に測定モジコールのレベルで残りの系から平行処
理として前処理（卓面処理ンが可能である。従って、通
常前処理はテス］・実行処理の２０〜３０９６を占める
ため、全体のスループッｉ〜はこの２０〜３０％分向上
させることかできる。更に、光通信により、ノイズ伝搬
を防止することかできると共に、テスタコントローラお
よびモジュールコントローラとアノ−ログ測定ハードモ
ジュールとの物理的距離の制約をほとんど無くすること
ができ、実用に供してその効果は大さい。
テスタか２つのテストへヘッドに共インされるアナログ
測定モジュールを有する場合にＪｊいて、片系の測定を
実施中に測定モジコールのレベルで残りの系から平行処
理として前処理（卓面処理ンが可能である。従って、通
常前処理はテス］・実行処理の２０〜３０９６を占める
ため、全体のスループッｉ〜はこの２０〜３０％分向上
させることかできる。更に、光通信により、ノイズ伝搬
を防止することかできると共に、テスタコントローラお
よびモジュールコントローラとアノ−ログ測定ハードモ
ジュールとの物理的距離の制約をほとんど無くすること
ができ、実用に供してその効果は大さい。
第１図は本発明に係るアナログＬＳＩデスクの一実施例
を示す要部構成図、第２図は第１図のモジュールコン１
−１コーラおよびアナログ測定ハードモジュール部分の
訂利な構成を示す図、第３図は動作を説明するためのフ
ローチャート・である。 ｉａ、ｉｂ・・・コントローラ、２ａ、２ｂ・・・バス
、１０ａ、１０ｂ・・・モジュールコントローラ、２０
ａ、２０ｂ−・・光フアイバケーブル、３０ａ、３０ｂ
・・・アナログ測定ハードモジュール、４０ａ、４ｏｂ
・・・テストヘッド、１１１．１１２・・・バッファ、
１２０・・・マイクロプロセッサ、３４．１３１−’、
１３２・・・バッフルレジスタ、３３．１４０・・・
データ変換回路、３２．．１５１・・・元売素子、３１
，１５２・・・受光素子。 第１図
を示す要部構成図、第２図は第１図のモジュールコン１
−１コーラおよびアナログ測定ハードモジュール部分の
訂利な構成を示す図、第３図は動作を説明するためのフ
ローチャート・である。 ｉａ、ｉｂ・・・コントローラ、２ａ、２ｂ・・・バス
、１０ａ、１０ｂ・・・モジュールコントローラ、２０
ａ、２０ｂ−・・光フアイバケーブル、３０ａ、３０ｂ
・・・アナログ測定ハードモジュール、４０ａ、４ｏｂ
・・・テストヘッド、１１１．１１２・・・バッファ、
１２０・・・マイクロプロセッサ、３４．１３１−’、
１３２・・・バッフルレジスタ、３３．１４０・・・
データ変換回路、３２．．１５１・・・元売素子、３１
，１５２・・・受光素子。 第１図
Claims (1)
- ＬＳＩの試験に係るアルゴリズムをそれぞれ有した２つ
のテスタコントローラと、試験対象のＬＳＩに接続され
る２つのテストヘッドと、この２つのテストヘッドにそ
れぞれ共有されＬＳＩ試験のための信号およびデータを
授受するための２つのアナログ測定ハードモジュールと
、このアナログ測定ハードモジュールからのデータを一
時的に蓄える第１のバッファレジスタと前記テスタコン
トローラからのデータを一時的に蓄える第２のバッファ
レジスタを備えてなり前記アナ１コグ測定ハードモジユ
ールの各々に対応してＨｔノられた２絹のモジュールコ
ントローラと、前記各々のアナログ測定ハードモジュー
ルとモジュールコントローラ間の信号伝送を行うための
２組の光通信手段を具備し、一方の系統が作動中である
時に、他方の系統のモジュールコントローラの第２のバ
ッフルレジスタにテスタコントローラからのデータを記
憶しておき予め測定準備を行い得るようにしたことを特
徴とするアナログＬＳＩテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076165A JPH0658395B2 (ja) | 1984-04-16 | 1984-04-16 | アナログｌｓｉテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076165A JPH0658395B2 (ja) | 1984-04-16 | 1984-04-16 | アナログｌｓｉテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60219571A true JPS60219571A (ja) | 1985-11-02 |
| JPH0658395B2 JPH0658395B2 (ja) | 1994-08-03 |
Family
ID=13597456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076165A Expired - Lifetime JPH0658395B2 (ja) | 1984-04-16 | 1984-04-16 | アナログｌｓｉテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658395B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113177U (ja) * | 1989-02-27 | 1990-09-11 | ||
| JPH0365987U (ja) * | 1989-10-31 | 1991-06-26 | ||
| WO1998022829A1 (en) * | 1996-11-15 | 1998-05-28 | Advantest Corporation | Integrated circuit device tester |
-
1984
- 1984-04-16 JP JP59076165A patent/JPH0658395B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113177U (ja) * | 1989-02-27 | 1990-09-11 | ||
| JPH0365987U (ja) * | 1989-10-31 | 1991-06-26 | ||
| WO1998022829A1 (en) * | 1996-11-15 | 1998-05-28 | Advantest Corporation | Integrated circuit device tester |
| GB2322203A (en) * | 1996-11-15 | 1998-08-19 | Advantest Corp | Integrated circuit device tester |
| US6157200A (en) * | 1996-11-15 | 2000-12-05 | Advantest Corporation | Integrated circuit device tester |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0658395B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170337152A1 (en) | Port mirroring for peripheral component interconnect express devices | |
| BR7802090A (pt) | Comunicacao de estado | |
| WO2007092271A2 (en) | Multi-stream interface for parallel test processing | |
| JPS60219571A (ja) | アナログｌｓｉテスタ | |
| US4429362A (en) | Data buffer operating in response to computer halt signal | |
| ATE30783T1 (de) | Vorrichtung zur ueberpruefung von schnittstellen. | |
| CN114910816A (zh) | 一种安全系统标定和测试装置 | |
| CN223986169U (zh) | 一种数字量、模拟量的通用型测试装置 | |
| CN117310426A (zh) | 一种基于PXIe的LED晶圆测试系统和方法 | |
| KR0178248B1 (ko) | 전전자 교환기에서 하이레벨 데이타링크 제어포맷을 이용하는 데이타 전송장치에 대한 테스트장치 | |
| JPS60106247A (ja) | 送受信回路の診断方式 | |
| KR200264501Y1 (ko) | 고속연산장치를이용한전기설비고장진단시스템 | |
| KR910005333B1 (ko) | 가입자 시험장치의 제어회로 | |
| Brubaker Jr | An Intelligent Peripheral for Measurement and Control | |
| JPH0512055A (ja) | マイクロ・プロセツサ・ユニツト選択制御回路 | |
| JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
| KR100250322B1 (ko) | 광통신용 에뮬레이션 디스플레이 장치 | |
| JPH0961491A (ja) | Ｉｃ試験システム | |
| Glass | Low Cost Test Instrumentation for 1553 Based Systems | |
| JPH01175436A (ja) | データフォーマットコンバータおよびかかるコンバータ群を用い装置をチェックおよび試験するための自動システム | |
| JPH01268241A (ja) | 通信プロトコル試験方式 | |
| McLaren et al. | Connecting Digital Equipment Corporation VAXes to the VMEbus | |
| JPS6037050A (ja) | 入出力制御装置 | |
| JPH02159824A (ja) | ディジタル／アナログ変換器の検査装置 | |
| JPS6222151A (ja) | テスト制御方式 |