JPS60219754A - ポリイミドのパタ−ン形成方法 - Google Patents

ポリイミドのパタ−ン形成方法

Info

Publication number
JPS60219754A
JPS60219754A JP59076055A JP7605584A JPS60219754A JP S60219754 A JPS60219754 A JP S60219754A JP 59076055 A JP59076055 A JP 59076055A JP 7605584 A JP7605584 A JP 7605584A JP S60219754 A JPS60219754 A JP S60219754A
Authority
JP
Japan
Prior art keywords
polyimide
pattern
polyimide pattern
pattern forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59076055A
Other languages
English (en)
Inventor
Kenichi Takeyama
竹山 健一
Noriko Iwamoto
岩本 則子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59076055A priority Critical patent/JPS60219754A/ja
Publication of JPS60219754A publication Critical patent/JPS60219754A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子部品特に半導体の絶縁膜2層間絶縁膜、
保護膜等に用いられるポリイミドのパターン形成方法に
関するものである。
従来例の構成とその問題点 ポリイミドは、耐熱性に優れた高分子であるので、絶縁
材料として電子部品に広く用いられている。最近は、I
C,LSIにおいて、層間絶縁材膜として用いられてい
る。この用途においては、上下の電気的結合を行なうた
め、コンタクトホールを形成する必要がある。このコン
タクトホールは素子の微細化にともなって、1μm径の
寸法以下のものが要求されている。コンタクトホール形
成のだめのポリイミドのエツチングによるパターン形成
方法が数多く提案されている。
従来、提案されているポリイミドのパターン形成方法を
以下に示す。
(1) ポリイミドをポジあるいはネガレジストをマス
クとしてエツチングする方法。
1)−人肺熱硬化前にヒドラジン等のアルカリを用いて
エツチングする方法。
1)−B半硬化後KCF4102 プラズマを用いてエ
ツチングする方法。
(2)ポリイミドに感光性を付与する方法。
1)−人の方法を第1図に示す。ここで第1図(IL)
は基板1上ポリイミド2を塗布し溶媒を蒸発軟焼した図
を示す。この状態のポリイミドは、一般に次に示すポリ
アミック酸である。
この状態のため以下に述べるエツチングが可能となる。
第2図中)〜(d)は、ネガ・レジスト塗布し、レジス
ト3をマスク4を介して、光6を照射し、現像を行ない
レジストのパターン出しをする工程を示す。第1図(6
)は、ヒドラジンやエチレンジアミンでポリイミド2を
選択的にエツチングする工程を示す。第1図(f>はレ
ジストをはく離する工程を示す。第1図(g)は次式で
示す硬化反応を行こすだめの熱処理工程を示す。
この様な工程を経て、行なわれるポリイミド2のパター
ンの解像度は悪く、2μmの微細パターンを形成するこ
とが困難である。ポジレジストはエツチング液であるヒ
ドラジン等に溶解し、微細な解像度を得ることが困難で
ある。さらに、最終熱処理工程で、イミド反応が進むた
め、体積収縮によるクラックや寸法安定性に劣る。
この改良方法として、CF4102 ガス中でエツチン
グする方法が特開昭57−85828号にて提案されて
いる。この方法において、ポジレジストと、ポリイミド
のエツチング比が大きいのは、熱処理が比較的低温のも
のである。この方法においても、最終熱処理(イミド化
完了のため)をすることが必要である。このため、前述
のクラック。
寸法安定性の問題がおこる。
次に(2)のポリイミドに感光性を付与する方法を第2
図に示す。第21K(IL)は感光性ポリイミド2を基
板1に塗布した工程を示す。第2図(′b)は、マスク
3を介して光4を露光する工程を示す。第2図(C)は
パターン現像工程を示す。第2図(a)は、感光基を熱
により除去する工程と硬化すなわちイミド化反応を行な
う工程を示す。この方法においても、最終熱処理工程を
経ることによる膜厚の減少はさけられず、微細パターン
を作成することは困難である。さらに、前述のクラック
発生や寸法を安定に制御することは困難である。
発明の目的 本発明はこれら従来技術の欠点を改善する方法を提供す
るものであり、その目的は、加熱硬化後のポリイミドを
光分解法を用いて低分子に分解し蒸発除去することによ
り、ポリイミドの微細パターン形成方法を提供するもの
である。
発明の構成 本発明は、加熱硬化後のポリイミド金光エネルギを用い
てポリイミド分子の結合ボンドを切断し低沸点化合物化
し、パターン形成を行なうものである。すなわち、市販
のポリイミド分子スを次式に示す様に加熱硬化する。
この様に完全キュアーされたポリイミドは機械特性、熱
特性、電気特性および耐溶剤性の優れた絶縁膜となり、
電子部品構成材料として有効である。
しかし、優れた耐溶剤性のため、加熱完全硬化した膜は
溶剤により、エツチングすることが困難であり、パター
ン形成することはできない。しかし。
次式に示す様に、光エネルギを与えるとポリイミドは、
ポリアミック敏に還元されるとともに、低沸点化合物が
生成し、パターン形成が可能とな私この様な反応を行こ
すために、利用しうる光エネルギとして、(1)光化学
反応を利用する。もの、(2)基板の部分加熱を利用す
るもの、0)分子の共鳴収用するものが考えられる。本
発明において、波長が200nm以下のものが光子エネ
ルギが大きいため特に有効なことがわかった。さらに、
水蒸気中で行なうと、イミド結合の加水分解が促進され
、低沸点化合物の生成が容易に進行する。低沸点化合物
化を促進するために、異なる波長の光を同時に照射する
ことも有効な手段である。また、基板を加熱し、ポリイ
ミド膜に熱を加えながらパターン形成を行なうと加熱し
ないものに比較して、2倍スピードが上がることがわか
った。以上のような現像を用いて、本発明はなされたも
ので、ポリイミドの安定性を損うことなく、光分解法に
より、微細なパターンを形成することが、可能となった
。
実施例の説明 次に本発明の一実施例を詳細に第3図とともに説明する
。第3図(2L)の11は半導体基板、12は表面に形
成された被膜を示す。同図(a)の13はポリイミド(
PI−2540o:デュポン製)を示す。このポリイミ
ド(膜厚2μm )13は、90°C30分間のプレベ
ーク行ない、完全硬化のためのベーキングとして、30
0°C30分を行なった。
1931mの波長を有するエキシマレーザ14をマスク
15を介して照射した。このレーザ14の直接照射と同
時にポリイミド13のエツチングおこり、低分子量化し
てポリイミドの揮散が行こった。そのエツチングの速度
は1μ/winであった。
その結果171mのポリイミドのパターン1jpを形成
することが可能であった。
基板を100’Cに加熱した場合の同様の実験ではエツ
チング速度が1.6μm/minであった。また、水蒸
気雰囲気中で同様の実験を行なうとエツチング速度は1
.6μs/minであった。
発明の効果 以上述べた様に、本発明の方法は、完全硬化のポリイミ
ドを簡便に、材料の特性をそこなうことなくパターンを
形成でき、従来の方法では期待できなかった微細化パタ
ーンを形成できる。
本発明は、半導体集積回路分野だけでなく、高集積電子
部品の分野の多層配線の絶縁膜や保護膜にも応用できる
ことは明らかである。
【図面の簡単な説明】
第1図e)〜(g)は一般的なポリイミドのパターン形
成工程断固、第2図(a)〜(d)は感光性ポリイミド
のパター7形成工程断面図、第3図(2L) 、Φ)は
本発明の一実施例のポリイミドパターンの形成工程断面
図である。 11・・・・・・半導体基板、13・・・・・・ポリイ
ミド、13p・・・・・・ポリイミドパターン、14・
・・・・レーザ、16・・・・・・マスク。 代理人の氏名 弁理士 中 尾 敏 男 線か1名第1
図 第2図 (C) (d) 第3図 ((L) (トラ m↓′ モ茹 /14 15 13 12 〜11

Claims (5)

    【特許請求の範囲】
  1. (1)加熱硬化後のポリイミド膜に、イミド結合を切断
    し、低沸点化合物を生成するに有効な波長を有する光を
    所望のマスクを介して照射することを特徴とするポリイ
    ミドのパターン形成方法。
  2. (2)有効な波長が2001m以下の光であることを特
    徴とする特許請求の範囲第1項記載のポリイミドのパタ
    ーン形成方法。
  3. (3)水蒸気雰囲気中で行なうことを特徴とする特許請
    求の範囲第1項記載のポリイミドのパターン形成方法。
  4. (4)複数の波長の異なる光を用いたことを特徴とする
    特許請求の範囲第1項記載のポリイミドのパターン形成
    方法。
  5. (5)加熱しながら行なうことを特徴とする特許請求の
    範囲第1項記載のポリイミドのパターン形成方法。
JP59076055A 1984-04-16 1984-04-16 ポリイミドのパタ−ン形成方法 Pending JPS60219754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59076055A JPS60219754A (ja) 1984-04-16 1984-04-16 ポリイミドのパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59076055A JPS60219754A (ja) 1984-04-16 1984-04-16 ポリイミドのパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS60219754A true JPS60219754A (ja) 1985-11-02

Family

ID=13594088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59076055A Pending JPS60219754A (ja) 1984-04-16 1984-04-16 ポリイミドのパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS60219754A (ja)

Similar Documents

Publication Publication Date Title
TW426915B (en) Semiconductor device and method for the fabrication thereof
US3846166A (en) Method of producing multilayer wiring structure of integrated circuit
JPS5944830A (ja) リフトオフ方法
JPH033378B2 (ja)
JPS63501186A (ja) ポリイミド絶縁層中に垂直接続部を形成する方法
JPH01214074A (ja) 超伝導性酸化物材料薄膜の製造方法
JPH0793294B2 (ja) Rieエツチ・バリア形成方法
TWI278915B (en) Pattern forming method, lower layer film forming composition and manufacturing method of semiconductor device
JPS63293996A (ja) 多層配線基板の製造方法
EP0178654A2 (en) Method of manufacturing a semiconductor device comprising a method of patterning an organic material
JP2918347B2 (ja) 配線基板の製造方法
JPS60236248A (ja) 多層配線形成方法
JP2666680B2 (ja) 配線形成方法
JP3218515B2 (ja) ポリマー・ブレンド膜の表面平坦化方法
JPH02265932A (ja) 有機重合体材料のエッチング方法
JPH04184444A (ja) 感光性耐熱樹脂組成物と半導体装置の製造方法
JPS6035535A (ja) 半導体装置の製造方法
JPS63299253A (ja) 半導体装置の製造方法
JPH0870000A (ja) 半導体装置の製造方法
JPS6314432A (ja) パタン形成方法
JPS60245138A (ja) シリコン酸化膜の形成方法
JPS6011458B2 (ja) 半導体装置の製造方法
JPS60154623A (ja) 半導体装置の製造方法
JPS6256956A (ja) 耐熱性絶縁パタ−ンの製造方法
JP3563138B2 (ja) 感光性樹脂組成物を用いたパターン形成方法