JPS60219773A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60219773A JPS60219773A JP59077029A JP7702984A JPS60219773A JP S60219773 A JPS60219773 A JP S60219773A JP 59077029 A JP59077029 A JP 59077029A JP 7702984 A JP7702984 A JP 7702984A JP S60219773 A JPS60219773 A JP S60219773A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- gate electrode
- wiring
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
- H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、製造工程における金属膜ゲート電極への慈
影響を除去した半導体装置の製造方法に関するものであ
る。
影響を除去した半導体装置の製造方法に関するものであ
る。
従来のこの株の半導体装置の製造工程を第１図（ａｌ
〜（ｃ） Ｋよって説明する。まず、第１図（ａ）Ｋ示
′ｆようＫ、シリコンなどの基板１の主面上に熱酸化法
などＫよりゲート酸化膜２を形成し、続いて、モリブデ
ン（Ｍｏ） 、タングステン（Ｗ）などの金属膜３をス
パッタリング法、ＣＶＤ法、１加熱蒸着法などにより形
成する。次Ｋ、第１図（ｂ）のようＫ、写真製版および
エツチング法により選択的に金属膜ゲート電極３ａおよ
び配線（配Ｓは図示を省略、以下の説明においても同じ
）全形成し、その後、イオン注入法などにより不純物ｌ
注入した後、熱処理工程により不純物拡散層４を形成し
、また、金属膜ゲート電極３ａの低抵抗化を目的とした
アニーリングを行う。
〜（ｃ） Ｋよって説明する。まず、第１図（ａ）Ｋ示
′ｆようＫ、シリコンなどの基板１の主面上に熱酸化法
などＫよりゲート酸化膜２を形成し、続いて、モリブデ
ン（Ｍｏ） 、タングステン（Ｗ）などの金属膜３をス
パッタリング法、ＣＶＤ法、１加熱蒸着法などにより形
成する。次Ｋ、第１図（ｂ）のようＫ、写真製版および
エツチング法により選択的に金属膜ゲート電極３ａおよ
び配線（配Ｓは図示を省略、以下の説明においても同じ
）全形成し、その後、イオン注入法などにより不純物ｌ
注入した後、熱処理工程により不純物拡散層４を形成し
、また、金属膜ゲート電極３ａの低抵抗化を目的とした
アニーリングを行う。
続いて、第１図（ｃ）のよ５ｆｆシリコン酸化膜などか
らなる絶縁膜５を形成し、その後、写真製版およびエツ
チング法により所要個所にコンタクト穴を形成し、金属
配線、例えばアルミニワム配線６を施し電気的接触ｔと
ろ。
らなる絶縁膜５を形成し、その後、写真製版およびエツ
チング法により所要個所にコンタクト穴を形成し、金属
配線、例えばアルミニワム配線６を施し電気的接触ｔと
ろ。
このようにして構成さｎｌこ従来の半導体装置でＧ工、
第１図（ｂ）のように金属膜ゲート電極３ａがその表面
および側面において露出している。ところで単体金属は
、■酸で腐蝕され易い、■酸性化が強い、等により熱処
理工程においては特に注意が必要であり、この点で製造
プロセスおよびデバイスの安定性、性能に悪影響をおよ
げ丁。特Ｋ、Ｍｏ、Ｗ＋！その酸化物に揮発性があり、
酸化防止のため非常圧注意を払わなけｎばならない等の
問題点があっＬｏ 〔発明の概要〕 この発明は、上記の点ＫかんがみてなされＫもので、高
融点金属からなる金属膜ゲート電極および配線の表面お
よび側面部分Ｋ、高融点金属の金属シリサイド膜または
多結晶シリコン膜を形成することＫより、金属膜ゲート
電極を酸化および酸などによる腐蝕から保護し、耐酸化
性、耐腐蝕性の優ｆ′＋１こ金属膜ゲート電極を持つ半
導体装置を提供することを目的としている。以下、この
発明について説明する。
第１図（ｂ）のように金属膜ゲート電極３ａがその表面
および側面において露出している。ところで単体金属は
、■酸で腐蝕され易い、■酸性化が強い、等により熱処
理工程においては特に注意が必要であり、この点で製造
プロセスおよびデバイスの安定性、性能に悪影響をおよ
げ丁。特Ｋ、Ｍｏ、Ｗ＋！その酸化物に揮発性があり、
酸化防止のため非常圧注意を払わなけｎばならない等の
問題点があっＬｏ 〔発明の概要〕 この発明は、上記の点ＫかんがみてなされＫもので、高
融点金属からなる金属膜ゲート電極および配線の表面お
よび側面部分Ｋ、高融点金属の金属シリサイド膜または
多結晶シリコン膜を形成することＫより、金属膜ゲート
電極を酸化および酸などによる腐蝕から保護し、耐酸化
性、耐腐蝕性の優ｆ′＋１こ金属膜ゲート電極を持つ半
導体装置を提供することを目的としている。以下、この
発明について説明する。
第２図（ａ）〜（ｅ）はこの発明の一実施例を説明する
Ｔこめの製造工程図であり、まず、第２図（ａ）におい
て、従来法と同様に基板１上にゲート酸化膜２と金属膜
３′ｆｔ形成した後、比較的薄い高融点金属の金属シリ
サイド膜７１￥ニスバツタリング法。
Ｔこめの製造工程図であり、まず、第２図（ａ）におい
て、従来法と同様に基板１上にゲート酸化膜２と金属膜
３′ｆｔ形成した後、比較的薄い高融点金属の金属シリ
サイド膜７１￥ニスバツタリング法。
ＣＶＤ法、加熱蒸着法などＫより形成する。次いで、第
２図（ｂ）のようＫ、写真製版とエツチング法により金
属シリサイド膜Ｉと金属膜３のバクーーングを行って金
属膜ゲート電極３ａを形成し？その後、不純物をイオン
注入等により基板１表面付近に導入する。
２図（ｂ）のようＫ、写真製版とエツチング法により金
属シリサイド膜Ｉと金属膜３のバクーーングを行って金
属膜ゲート電極３ａを形成し？その後、不純物をイオン
注入等により基板１表面付近に導入する。
その後、第２図（Ｃ）のようＶｃ、再びスパッタリング
法、ＣＶＤ法、加熱蒸着法などＫより高融点金属の金属
シリサイド膜８を全面に形成する。その後、第２図（ｄ
）のように金属シリサイド膜８の異方性エツチングを行
うことＫより、金属膜ゲート電極３ａの側面に金属シリ
サイド膜８ａｔａｂの額ブチを形成し、続いて熱処理に
より不純物拡散層４′１に形成する。その後、第２図（
ｅ）のよ５Ｋ、シリコン酸化膜などの絶縁膜５を形成し
、写真製版およびエツチング法により所妾個所にフンタ
クト穴を形成した後、金属配線、例えばフルミニクム配
線６を形ｓ、１．バクーエングを行う。
法、ＣＶＤ法、加熱蒸着法などＫより高融点金属の金属
シリサイド膜８を全面に形成する。その後、第２図（ｄ
）のように金属シリサイド膜８の異方性エツチングを行
うことＫより、金属膜ゲート電極３ａの側面に金属シリ
サイド膜８ａｔａｂの額ブチを形成し、続いて熱処理に
より不純物拡散層４′１に形成する。その後、第２図（
ｅ）のよ５Ｋ、シリコン酸化膜などの絶縁膜５を形成し
、写真製版およびエツチング法により所妾個所にフンタ
クト穴を形成した後、金属配線、例えばフルミニクム配
線６を形ｓ、１．バクーエングを行う。
こりよ５にこの発明では、金属膜ゲート電極３ａの表面
および側面に薄い金属シリサイド１ＩＫ７および８ａ、
８ｂを形成する方法として、異方性エツチング特有の額
ブチ（サイドワオールとも称丁］形成効果を用いている
。金属シリサイド膜８の形成方法は、その後の類フチ形
成歩留りを上げるための段差被覆特性の優ｎｙ、＝ＣＶ
Ｄ法が最も望！しく、その次がスパッタリング法である
。
および側面に薄い金属シリサイド１ＩＫ７および８ａ、
８ｂを形成する方法として、異方性エツチング特有の額
ブチ（サイドワオールとも称丁］形成効果を用いている
。金属シリサイド膜８の形成方法は、その後の類フチ形
成歩留りを上げるための段差被覆特性の優ｎｙ、＝ＣＶ
Ｄ法が最も望！しく、その次がスパッタリング法である
。
この後の金属ソリサイド膜８のエツチングは異方性エツ
チングを用い、金属膜ゲート電極３ａの側面に金属シリ
サイド膜８ａ、８ｂの額ブチを残丁。この際、金属膜ゲ
ート電極３＆の表面には少な（とも金属シリサイド膜７
が数百Ａ程度は残るようにオーバエツチングを行う。こ
のようにして、金属シリサイド膜７および８ａ、８ｂｙ
！１−金属膜ゲート電極３ａの表面および側面忙形成す
ることができろ。
チングを用い、金属膜ゲート電極３ａの側面に金属シリ
サイド膜８ａ、８ｂの額ブチを残丁。この際、金属膜ゲ
ート電極３＆の表面には少な（とも金属シリサイド膜７
が数百Ａ程度は残るようにオーバエツチングを行う。こ
のようにして、金属シリサイド膜７および８ａ、８ｂｙ
！１−金属膜ゲート電極３ａの表面および側面忙形成す
ることができろ。
次Ｋ、金属シリサイド膜７および８ｍ、８ｂで、金属膜
ゲー）［極３ａの表面および側面を被覆し１こ効果につ
いて述べる。まず、金属膜ゲート電極３ａおよび金属シ
リサイド［７および８ａ、８ｂを腐蝕する薬品を以下に
示す。
ゲー）［極３ａの表面および側面を被覆し１こ効果につ
いて述べる。まず、金属膜ゲート電極３ａおよび金属シ
リサイド［７および８ａ、８ｂを腐蝕する薬品を以下に
示す。
ＭＯ４ＨＦ＋ＨｆｆＳＯ４１王水、濃ＨＮＯｓ 、熱濃
Ｈ２８０４；Ｗ−ＨＦ＋ＨＮＯ１； Ｔ ａ −１ＨＦ
； Ｔｉ →熱水酸；モリブデンシリサイド、タング
ステンシリサイド→ＨＦ ＋ ＨＮ Ｏｓ ｔタンタル
シリサイド、チタンシリサイド→ＨＦ 以上のように％Ｗ以外はシリサイドに比べ単体金属の場
合、耐蝕性が劣り、金属シリサイド膜７および８ａ、８
ｂで被覆することにより酸処理工程での金属膜ゲート電
極３ａの腐蝕を防止することかできる。なお、タンタル
シリサイド、チタンシリサイドはＨＦで溶けるため、モ
リブデンシリサイド、タングステンシリサイドを使うの
が効果的である。
Ｈ２８０４；Ｗ−ＨＦ＋ＨＮＯ１； Ｔ ａ −１ＨＦ
； Ｔｉ →熱水酸；モリブデンシリサイド、タング
ステンシリサイド→ＨＦ ＋ ＨＮ Ｏｓ ｔタンタル
シリサイド、チタンシリサイド→ＨＦ 以上のように％Ｗ以外はシリサイドに比べ単体金属の場
合、耐蝕性が劣り、金属シリサイド膜７および８ａ、８
ｂで被覆することにより酸処理工程での金属膜ゲート電
極３ａの腐蝕を防止することかできる。なお、タンタル
シリサイド、チタンシリサイドはＨＦで溶けるため、モ
リブデンシリサイド、タングステンシリサイドを使うの
が効果的である。
次に耐酸化性については、単体金属の金属膜ゲート電極
３ａは非常に酸化し易く、特１ｃ 、Ｍ ｏ ｒＷの酸
化物は揮発性があるｋめ特に注意が必要である。一方、
シリサイドの内でも組成化（シリコン／金属ンが２以上
の場合、酸化性雰囲気中での熱処理に対しても安定で、
過剰なシリコンが酸化に寄与し、表面ＶＣは安定なシリ
コン酸化膜が形成さｊ内部の金属膜ゲート電極３ａを保
護する。このように、金属膜ゲート電極３ａの表面およ
び側面に形成する金属シリサイド膜７および８ａ、８ｂ
の組成化（シリコン／金属）を２よりややシリコン過剰
にすることで、炉への出し入れ時や炉内への酸素のまわ
り込みに伴う金属膜ゲート電極３ａの酸化を防ぐことが
できる。
３ａは非常に酸化し易く、特１ｃ 、Ｍ ｏ ｒＷの酸
化物は揮発性があるｋめ特に注意が必要である。一方、
シリサイドの内でも組成化（シリコン／金属ンが２以上
の場合、酸化性雰囲気中での熱処理に対しても安定で、
過剰なシリコンが酸化に寄与し、表面ＶＣは安定なシリ
コン酸化膜が形成さｊ内部の金属膜ゲート電極３ａを保
護する。このように、金属膜ゲート電極３ａの表面およ
び側面に形成する金属シリサイド膜７および８ａ、８ｂ
の組成化（シリコン／金属）を２よりややシリコン過剰
にすることで、炉への出し入れ時や炉内への酸素のまわ
り込みに伴う金属膜ゲート電極３ａの酸化を防ぐことが
できる。
なお、上記実施例では、金属膜ゲート電極３ａの表面お
よび側面に金属シリサイド膜７およびＲａ１８ｂを形成
し１こが、多結晶シリコン膜を形成してもよい。また、
金属膜ゲート電極３ａＫ限らず高融点金属からなる配線
の場合にも全く同様に適用することができる。
よび側面に金属シリサイド膜７およびＲａ１８ｂを形成
し１こが、多結晶シリコン膜を形成してもよい。また、
金属膜ゲート電極３ａＫ限らず高融点金属からなる配線
の場合にも全く同様に適用することができる。
以上説明しＬようＫ、この発明は、高融点金属からなる
金属膜ゲート電極および配線の表面および側面に高融点
金属シリサイド膜または多結晶シリコン膜を形成し瓦の
で、金属膜ゲート電極マタは配線を薬品による腐蝕や熱
処理時の酸化から保護することができ、安定した性能の
優ｎ１こ半導体装置が得らｊる利点がある。
金属膜ゲート電極および配線の表面および側面に高融点
金属シリサイド膜または多結晶シリコン膜を形成し瓦の
で、金属膜ゲート電極マタは配線を薬品による腐蝕や熱
処理時の酸化から保護することができ、安定した性能の
優ｎ１こ半導体装置が得らｊる利点がある。
第１図（１〜（ｃ）は従来の半導体装置の製造工程を示
す断面図、第２図（ａ）〜（ｅ）はこの発明の一実施例
による半導体装置の製造工程を示す断面図である。 図中、１は基板、２はゲート酸化膜、３は金属膜、３ａ
は金属膜ゲート電極、４は不純物拡散層、５は絶縁膜、
６は配線、Ｌ Ｌ ８ａ＋ ８ｂは金属シリサイド膜で
ある。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大巻 増雄 （外２名ン 第１図 （ａ＞ （ｂ） 第２図 （ａ） （ｂ） （ｃ） 第２図 （ｄ） （ｅ） 手続補正書（自発） ６０１２３ 昭和 年 月 日 特許庁長官殿 １、事件の表示 特願昭５９−０７７０２９号２、発明
の名称 半導体装置の製造方法３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の陶工丁目２番３号５、補正
の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）同じく第２頁２０行の「酸性化」を、「酸化性」
と補正する。 （３）同じ＜ｗｉＪ３頁１行の「等により熱処理工程」
を、［等により化学処理・熱処理工程」と補正する。 （４）同じく第３頁１０行、第７頁１８〜１９行の「表
面および側面Ｊを、いずれも「表面または側面」と補正
する。 以上 ２、特許請求の範囲 基板上に形成されたゲート酸化膜トに選択的に高融点金
属からなる金属膜ゲートを極および配線が形成された半
導体装置の製造方法において、前記金属膜ゲート電極お
よび配線の表面ｔ ｉ ＋を側面を高融点金属の金属シ
リサイド膜または多結晶シリコン膜で覆った後、所要の
熱処理を施す工程を含むことを特徴とする半導体装置の
製造方法。
す断面図、第２図（ａ）〜（ｅ）はこの発明の一実施例
による半導体装置の製造工程を示す断面図である。 図中、１は基板、２はゲート酸化膜、３は金属膜、３ａ
は金属膜ゲート電極、４は不純物拡散層、５は絶縁膜、
６は配線、Ｌ Ｌ ８ａ＋ ８ｂは金属シリサイド膜で
ある。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大巻 増雄 （外２名ン 第１図 （ａ＞ （ｂ） 第２図 （ａ） （ｂ） （ｃ） 第２図 （ｄ） （ｅ） 手続補正書（自発） ６０１２３ 昭和 年 月 日 特許庁長官殿 １、事件の表示 特願昭５９−０７７０２９号２、発明
の名称 半導体装置の製造方法３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の陶工丁目２番３号５、補正
の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）同じく第２頁２０行の「酸性化」を、「酸化性」
と補正する。 （３）同じ＜ｗｉＪ３頁１行の「等により熱処理工程」
を、［等により化学処理・熱処理工程」と補正する。 （４）同じく第３頁１０行、第７頁１８〜１９行の「表
面および側面Ｊを、いずれも「表面または側面」と補正
する。 以上 ２、特許請求の範囲 基板上に形成されたゲート酸化膜トに選択的に高融点金
属からなる金属膜ゲートを極および配線が形成された半
導体装置の製造方法において、前記金属膜ゲート電極お
よび配線の表面ｔ ｉ ＋を側面を高融点金属の金属シ
リサイド膜または多結晶シリコン膜で覆った後、所要の
熱処理を施す工程を含むことを特徴とする半導体装置の
製造方法。
Claims (1)
- 基板上に形成さハＴこゲート酸化膜上に選択的に高融点
金属からなる金属膜ゲート電極および配線が形成さｒＩ
Ｔこ半導体装置の製造方法において、曲記金属膜ゲート
電極および配線の表面および側面を高融点金属の金属シ
リサイド膜または多結晶シリコン膜で覆った後、所費の
熱処理を施丁工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077029A JPS60219773A (ja) | 1984-04-16 | 1984-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077029A JPS60219773A (ja) | 1984-04-16 | 1984-04-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60219773A true JPS60219773A (ja) | 1985-11-02 |
Family
ID=13622317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59077029A Pending JPS60219773A (ja) | 1984-04-16 | 1984-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60219773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345265C (zh) * | 2003-09-10 | 2007-10-24 | 国际商业机器公司 | 硅化金属栅极晶体管的结构和方法 |
-
1984
- 1984-04-16 JP JP59077029A patent/JPS60219773A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345265C (zh) * | 2003-09-10 | 2007-10-24 | 国际商业机器公司 | 硅化金属栅极晶体管的结构和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS61183942A (ja) | 半導体装置の製造方法 | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| JPS60219773A (ja) | 半導体装置の製造方法 | |
| JPS584975A (ja) | 半導体装置の製造方法 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS61242039A (ja) | 半導体装置 | |
| JPH041497B2 (ja) | ||
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| JPS60251663A (ja) | 半導体装置 | |
| JPS6350042A (ja) | 多層配線・電極膜構造 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP2880274B2 (ja) | 銅配線の形成方法 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPS58155767A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS586172A (ja) | 半導体装置 | |
| JPS60219772A (ja) | 半導体装置の製造方法 | |
| JPH0377661B2 (ja) | ||
| JPS6024062A (ja) | 半導体装置の製造方法 | |
| JPS62188224A (ja) | 半導体化合物の製造方法 | |
| JPH04147626A (ja) | 半導体装置の製造方法 |