JPS60222976A - 電流絶対値回路 - Google Patents
電流絶対値回路Info
- Publication number
- JPS60222976A JPS60222976A JP59079488A JP7948884A JPS60222976A JP S60222976 A JPS60222976 A JP S60222976A JP 59079488 A JP59079488 A JP 59079488A JP 7948884 A JP7948884 A JP 7948884A JP S60222976 A JPS60222976 A JP S60222976A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- circuit
- output
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
力電流を得る絶対値回路に関する。
第１図は、この種の電流絶対値回路の従来例の回路図で
ある。ＮＰＮ）ランリスタＱ、とＰＮＰ ）ランリスタ
Ｑ、は、エミッタが共通に接続されて、これが電流入力
端子ＴＩＮとなり、ベース同志が接続されて、これが基
準電圧■に接続されている。
ある。ＮＰＮ）ランリスタＱ、とＰＮＰ ）ランリスタ
Ｑ、は、エミッタが共通に接続されて、これが電流入力
端子ＴＩＮとなり、ベース同志が接続されて、これが基
準電圧■に接続されている。
ＰＮＰ ）ランジスタＱ２のコレクタはＮＰＮ ）ラン
ジスタＱ３のコレクタとベースおよびＮＰＮ ）ランジ
スタｑのベースに接続されている。ＮＰＮ ）ランジス
タＱ、 、Ｑ、のコレクタは共通に接続されて、とれが
基準電圧Ｖに接続されている。また、ＮＰＮトランジス
タＱ、のコレクタとＮＰＮ ）ランジスタＱ４のコレク
タは共通に接続されて、これが電流量 □力端子ＴＯＵ
Ｔになっている。
ジスタＱ３のコレクタとベースおよびＮＰＮ ）ランジ
スタｑのベースに接続されている。ＮＰＮ ）ランジス
タＱ、 、Ｑ、のコレクタは共通に接続されて、とれが
基準電圧Ｖに接続されている。また、ＮＰＮトランジス
タＱ、のコレクタとＮＰＮ ）ランジスタＱ４のコレク
タは共通に接続されて、これが電流量 □力端子ＴＯＵ
Ｔになっている。
この電流絶対値回路の動作について説明する。
いま、電流入力端子ＴＩＮから正の電流ＩＮ が入力し
たものとする。これによシ、ＰＮＰトランジスタＱｔが
導通状態、ＮＰＮ ）ランジスタＱ１が遮断状態になシ
、電流ＩＮはＰＮＰ ）ランジスタＱ、のコレクタを経
て、ＮＰＮトランジスタＱ、、Ｑ、で構成されるカレン
トミラー回路で折返されて電流出力端力’ｒｏｕ’ｒか
ら出力される。このとき、ＮＰＮトランジスタＱ１は遮
断状態であるので、電流出力端子ＴＯυＴからの出力電
流Ｉ ＯＵＴに影響を与えない。
たものとする。これによシ、ＰＮＰトランジスタＱｔが
導通状態、ＮＰＮ ）ランジスタＱ１が遮断状態になシ
、電流ＩＮはＰＮＰ ）ランジスタＱ、のコレクタを経
て、ＮＰＮトランジスタＱ、、Ｑ、で構成されるカレン
トミラー回路で折返されて電流出力端力’ｒｏｕ’ｒか
ら出力される。このとき、ＮＰＮトランジスタＱ１は遮
断状態であるので、電流出力端子ＴＯυＴからの出力電
流Ｉ ＯＵＴに影響を与えない。
次に、電流入力端子ＴＩＮから負の電流ＩＮ−が入力し
た亀のとすると、今度は逆にＮＰＮ）ランジスタＱ、が
導通状態、ＰＮＰ）ランジスタＱ２が遮断状態となる。
た亀のとすると、今度は逆にＮＰＮ）ランジスタＱ、が
導通状態、ＰＮＰ）ランジスタＱ２が遮断状態となる。
そして、ＮＰＮトランジスタＱ、を経て電流出力端子Ｔ
Ｏ１ｌＴから出力電流Ｉｏｖｙが出力される。このとき
、ＰＮＰ ）ランジスタＱ、け遮断状態Ｉｏυ！に影響
を与えない。
Ｏ１ｌＴから出力電流Ｉｏｖｙが出力される。このとき
、ＰＮＰ ）ランジスタＱ、け遮断状態Ｉｏυ！に影響
を与えない。
このようにして、入力電流ＩＩＮが負の場合に入力電流
が絶対値化され、入力電流ＩＩＮと出力電流ｌ０ＵＴの
関係は ｌ０ＵＴ＝ ｌ ＩＩＮ ｌ ・−−−−−曲−・−・
曲−（１）となる。ここで、上式（１）は厳密にはエミ
ッタ接地ＩＩＮ−ＩＩＮ のとき ＩＩＮ ＝ ＩＮＮ のとき −βＮ ｌ０ＵＴ ＝ −ＩＮ ａ□ ・・・・・・・・・・・
・・・・ １３）１＋βＮ ただし、βｒ：ＰＮＰ ）ランジスタ喝のエミッタ接地
電流増幅率 βＮ：ＮＰＮ ）ランジスタＱｌ、Ｑ、、Ｑ４のエミッ
タ接地電流増幅率 と疫る。
が絶対値化され、入力電流ＩＩＮと出力電流ｌ０ＵＴの
関係は ｌ０ＵＴ＝ ｌ ＩＩＮ ｌ ・−−−−−曲−・−・
曲−（１）となる。ここで、上式（１）は厳密にはエミ
ッタ接地ＩＩＮ−ＩＩＮ のとき ＩＩＮ ＝ ＩＮＮ のとき −βＮ ｌ０ＵＴ ＝ −ＩＮ ａ□ ・・・・・・・・・・・
・・・・ １３）１＋βＮ ただし、βｒ：ＰＮＰ ）ランジスタ喝のエミッタ接地
電流増幅率 βＮ：ＮＰＮ ）ランジスタＱｌ、Ｑ、、Ｑ４のエミッ
タ接地電流増幅率 と疫る。
この回路を集積回路で構成する場合、ＰＮＰ ）ランジ
スタＱ、はエミッタ接地電流増幅率βＰの低いラテラル
ＰＮＰ ）ランジスタを使用するので、入力電流、５ｔ
ＩＮが正の場合のエミッタ接地電流増幅率βＰによる
誤差が無視できなくなるばかシでなく、出力電流ｌ０Ｕ
Ｔの入力電流ＩＩＮ とＩＩＩ による対称性が悪くな
るという欠点があった、この誤差は、正の入力電流ＩＩ
Ｎが高レベルのときに特に顕著に現われる。その理由は
、ラテラルＰＮＰ ）ランジスタは入力電流が高レベル
のときエミッタ接地電流増幅率βＰの低下が著こいから
である。
スタＱ、はエミッタ接地電流増幅率βＰの低いラテラル
ＰＮＰ ）ランジスタを使用するので、入力電流、５ｔ
ＩＮが正の場合のエミッタ接地電流増幅率βＰによる
誤差が無視できなくなるばかシでなく、出力電流ｌ０Ｕ
Ｔの入力電流ＩＩＮ とＩＩＩ による対称性が悪くな
るという欠点があった、この誤差は、正の入力電流ＩＩ
Ｎが高レベルのときに特に顕著に現われる。その理由は
、ラテラルＰＮＰ ）ランジスタは入力電流が高レベル
のときエミッタ接地電流増幅率βＰの低下が著こいから
である。
いま、エミッタ接地電流増幅率βＮ＝１００１βＰ＝１
０と仮定すると、この誤差は正の入力電流ＩＮ”の場合
で１１（チ）、負の入力電流ｌｌＮ−の場合で１（チ）
となシ、出力電流工０υ丁の入力電流ＩＩＮ とＩＩＮ
による対称性が非常に悪い。
０と仮定すると、この誤差は正の入力電流ＩＮ”の場合
で１１（チ）、負の入力電流ｌｌＮ−の場合で１（チ）
となシ、出力電流工０υ丁の入力電流ＩＩＮ とＩＩＮ
による対称性が非常に悪い。
したがって、本発明の目的は、エミッタ接地電流増幅率
による誤差が少なく、かつ対称性のよい〔発明の構成〕 本発明は、カレントミラー回路の入力とバイポーラトラ
ンジスタのエミッタを共通に接続して、これを電流入力
端子とし、前記カレントミラー回前記カレントミラー回
路の出力と、前記バイポーラトランジスタのコレクタを
共通に接続して、これを電流出力端子としたものである
。
による誤差が少なく、かつ対称性のよい〔発明の構成〕 本発明は、カレントミラー回路の入力とバイポーラトラ
ンジスタのエミッタを共通に接続して、これを電流入力
端子とし、前記カレントミラー回前記カレントミラー回
路の出力と、前記バイポーラトランジスタのコレクタを
共通に接続して、これを電流出力端子としたものである
。
以下、図面を参照しながら本発明の詳細な説明する。第
２図は本発明の一実施例に係る電流絶対値回路の回路図
である。
２図は本発明の一実施例に係る電流絶対値回路の回路図
である。
本実施例では、カレントミラー回路がＮＰＮ）ランジス
タＱ、とＱ、で構成され、ＮＰＮトランジスタＱ６とＱ
８のエミッタが共通に接続されて、カレントミラー回路
の共通端子となシ、ＮＰＮ ）ランジスタＱ１１ のベ
ースとコレクタおよびＮＰＮ）ランジスタＱ６ のベー
スが共通に接続されてカレントミラー回路の入力端子Ｔ
ＩＮとなり、ＮＰＮトランジスタＱ６ のコレクタがカ
レントミラー回路の電流出力端子ＴＯＵＴとなっている
。そして、カレントミラー回路の共通端子とＮＰＮ ）
ランジスタＱ、のベースが接続され、これが基準電圧（
この場合、アース）に接続されている。また、カレント
ミラー回路の入力端子ＴｘＮがＮＰＮ ）ランジスタｑ
の工きツタに接続されて電流入力端子となシ、出力端子
ＴｏｏｒがＮＰＮ ）ランジスタＱ７のコレクタに接続
されて電流出力が端子になっている。
タＱ、とＱ、で構成され、ＮＰＮトランジスタＱ６とＱ
８のエミッタが共通に接続されて、カレントミラー回路
の共通端子となシ、ＮＰＮ ）ランジスタＱ１１ のベ
ースとコレクタおよびＮＰＮ）ランジスタＱ６ のベー
スが共通に接続されてカレントミラー回路の入力端子Ｔ
ＩＮとなり、ＮＰＮトランジスタＱ６ のコレクタがカ
レントミラー回路の電流出力端子ＴＯＵＴとなっている
。そして、カレントミラー回路の共通端子とＮＰＮ ）
ランジスタＱ、のベースが接続され、これが基準電圧（
この場合、アース）に接続されている。また、カレント
ミラー回路の入力端子ＴｘＮがＮＰＮ ）ランジスタｑ
の工きツタに接続されて電流入力端子となシ、出力端子
ＴｏｏｒがＮＰＮ ）ランジスタＱ７のコレクタに接続
されて電流出力が端子になっている。
次に、本実施例の動作について説明する。先づ正の入力
電流Ｉｔにが電流入力端子ＴｘＮから入力したものとす
ると、ＮＰＮ）ランジスタＱ、とＱ、で構成されるカレ
ントミラー回路で、入力電流が折返されて、電流出力端
子ＴＯＵＴに、すなわち、ＮＰＮトランジスタＱ、のコ
レクタから極性が反転された出力電流ｌ０ＵＴが得られ
る。このとき、カレントミラー回路の入力電圧によシＮ
ＰＮ ）ランジスタへのエミッタ・ベース間電圧は逆バ
イアスされているの″で、ＮＰＮ）ランジスタｑは遮断
状態にある。
電流Ｉｔにが電流入力端子ＴｘＮから入力したものとす
ると、ＮＰＮ）ランジスタＱ、とＱ、で構成されるカレ
ントミラー回路で、入力電流が折返されて、電流出力端
子ＴＯＵＴに、すなわち、ＮＰＮトランジスタＱ、のコ
レクタから極性が反転された出力電流ｌ０ＵＴが得られ
る。このとき、カレントミラー回路の入力電圧によシＮ
ＰＮ ）ランジスタへのエミッタ・ベース間電圧は逆バ
イアスされているの″で、ＮＰＮ）ランジスタｑは遮断
状態にある。
したがって、このときＮＰＮｌ、ランジスタＱ７は出力
電流Ｉ ＯＵＴに影響を与えない。次に、負の入力電流
ＩＩＮが電流入力端子ＴＩＮから入力したものとすると
、ＮＰＮ）ランジスタｑが導通状態となり、ＮＰＮ）ラ
ンジスタｑのコレクタを経て電流出力端子ＴＯＵＴ Ｋ
出力電流ｌ０ＵＴが得られる。このとき、カレントミラ
ー回路の入力はＮＰＮ ）ランジスタｑのエミッタ・ベ
ース間電圧により逆バイアスされているので、カレント
ミラー回路は動作しない。
電流Ｉ ＯＵＴに影響を与えない。次に、負の入力電流
ＩＩＮが電流入力端子ＴＩＮから入力したものとすると
、ＮＰＮ）ランジスタｑが導通状態となり、ＮＰＮ）ラ
ンジスタｑのコレクタを経て電流出力端子ＴＯＵＴ Ｋ
出力電流ｌ０ＵＴが得られる。このとき、カレントミラ
ー回路の入力はＮＰＮ ）ランジスタｑのエミッタ・ベ
ース間電圧により逆バイアスされているので、カレント
ミラー回路は動作しない。
したがって、このときカレントミラー回路の出力は出力
電流１０１丁に影響を与えない。
電流１０１丁に影響を与えない。
以上の説明から、入力電流ＩＺＮと出力電流ＩＯＵ″ｒ
の関係は ｌ０ＵＴ ＝ ｌ ＩＩＮ ｌ ・・・・・・・・・・
・・・・・・・・・・・・・・ （４）となる。すなわ
ち、入力電流ＩＩＮの絶対値が出力１Ｌ 流Ｉ ＯＴＪ
τになる。ここで、上式（４）は従来回路と同じように
厳密には、エミッタ接地増幅率による誤差が入力、かつ
正の入力電流ＩＺＮと負の入力電流ＩＮ−の場合で異な
る。斗なわち、 ＩＮ ＝＝ ＩＮ のとき ｌ０ＵＴ ＝ ＩｘＸ＊ β！、−０−、−９−０（５
１２＋βＮ ＩＮ ＝ ＩＮ のとき 、。ＵＴ ＝ −ＩＩＮ−２、、、、、、、、、（６）
１＋βＮ ただし、ＩＮはＮＰＮ）ランジスタＱｓ 、 Ｑａ ＝
Ｑｔのエミッタ接地電流増幅率 である。
の関係は ｌ０ＵＴ ＝ ｌ ＩＩＮ ｌ ・・・・・・・・・・
・・・・・・・・・・・・・・ （４）となる。すなわ
ち、入力電流ＩＩＮの絶対値が出力１Ｌ 流Ｉ ＯＴＪ
τになる。ここで、上式（４）は従来回路と同じように
厳密には、エミッタ接地増幅率による誤差が入力、かつ
正の入力電流ＩＺＮと負の入力電流ＩＮ−の場合で異な
る。斗なわち、 ＩＮ ＝＝ ＩＮ のとき ｌ０ＵＴ ＝ ＩｘＸ＊ β！、−０−、−９−０（５
１２＋βＮ ＩＮ ＝ ＩＮ のとき 、。ＵＴ ＝ −ＩＩＮ−２、、、、、、、、、（６）
１＋βＮ ただし、ＩＮはＮＰＮ）ランジスタＱｓ 、 Ｑａ ＝
Ｑｔのエミッタ接地電流増幅率 である。
ここで、集積回路で作るＮＰＮ）ランジスタは数ｍＡの
コレクタ電流でもエミッタ接地電流増幅率βＮが１００
以上あシ式（５１、（６）かられかるように、従来のよ
うな値の低いエミッタ接地電流増幅率ＩＰを含まず、エ
ミッタ接地電流増幅率βＮによる出力電流１０１丁の誤
差は入力電流ＩＩＮ 、ＩＩＮ の場合で共に１（チ）
以下であり、また入力を流ＩＩＮとＩｎｊ−による出力
電流１００丁の対称性も第６図に示すように優れている
。
コレクタ電流でもエミッタ接地電流増幅率βＮが１００
以上あシ式（５１、（６）かられかるように、従来のよ
うな値の低いエミッタ接地電流増幅率ＩＰを含まず、エ
ミッタ接地電流増幅率βＮによる出力電流１０１丁の誤
差は入力電流ＩＩＮ 、ＩＩＮ の場合で共に１（チ）
以下であり、また入力を流ＩＩＮとＩｎｊ−による出力
電流１００丁の対称性も第６図に示すように優れている
。
ＮＰＮ ）ランジスタＱ、をダーリントン接続にし、Ｎ
ＰＮ）ランジスタＱ、 、 Ｑ、からなるカレントミラ
ー回路をウィルソンタイプ等のβ補償型にすることによ
シ、さらに高精度の電流絶対値回路を実現できる。また
、ＮＰＮ）ランジスタＱｓ、Ｑｓ、Ｑｙを全て逆導通型
にすることによシ、出力電流ｌ０ＵＴ。
ＰＮ）ランジスタＱ、 、 Ｑ、からなるカレントミラ
ー回路をウィルソンタイプ等のβ補償型にすることによ
シ、さらに高精度の電流絶対値回路を実現できる。また
、ＮＰＮ）ランジスタＱｓ、Ｑｓ、Ｑｙを全て逆導通型
にすることによシ、出力電流ｌ０ＵＴ。
向きを逆にすることもできる。さらに、本回路を電界効
果型トランジスタで構成することもできる。
果型トランジスタで構成することもできる。
本発明によれば、出力電流の誤差が少なく、かつ対称性
が良い、つまシ高精度で、集積回路化に適した電流絶対
値回路が得られる。−
が良い、つまシ高精度で、集積回路化に適した電流絶対
値回路が得られる。−
第１図は電流絶対値回路の従来例の回路図、第２図は本
発明の一実施例に係る電流絶対値回路の回路図、第６図
は第２図の電流絶対値回路の入力電流ＩＩＮと出力電流
１００丁の関係を示す図である。 ＴＩＮ ： ＠流入力端子、Ｔｏυτ：電流出力端子Ｑ
ｓ、Ｑ、、Ｑ、：ＮＰＮ）ランジスタ。 特許出願人 日本電気株式会社
発明の一実施例に係る電流絶対値回路の回路図、第６図
は第２図の電流絶対値回路の入力電流ＩＩＮと出力電流
１００丁の関係を示す図である。 ＴＩＮ ： ＠流入力端子、Ｔｏυτ：電流出力端子Ｑ
ｓ、Ｑ、、Ｑ、：ＮＰＮ）ランジスタ。 特許出願人 日本電気株式会社
Claims (1)
- カレントミラー回路の入力とバイポーラトランジスタの
エミッタを共通に接続して、これを電流接続して、これ
を基準電圧に接続し、前記カレントミラー回路の出力と
前記バイポーラトランジスタのコレクタを共通に接続し
て、これを電流出力端子としたことを特徴とする電流絶
対値回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079488A JPS60222976A (ja) | 1984-04-20 | 1984-04-20 | 電流絶対値回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079488A JPS60222976A (ja) | 1984-04-20 | 1984-04-20 | 電流絶対値回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60222976A true JPS60222976A (ja) | 1985-11-07 |
Family
ID=13691281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59079488A Pending JPS60222976A (ja) | 1984-04-20 | 1984-04-20 | 電流絶対値回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60222976A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342509A (ja) * | 1986-08-08 | 1988-02-23 | Nec Corp | 差動電流検出回路 |
-
1984
- 1984-04-20 JP JP59079488A patent/JPS60222976A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342509A (ja) * | 1986-08-08 | 1988-02-23 | Nec Corp | 差動電流検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390848A (en) | Linear transconductance amplifier | |
| JPS60222976A (ja) | 電流絶対値回路 | |
| US3611171A (en) | Integrated circuit video amplifier | |
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JPH03108756A (ja) | 複合ｐｎｐトランジスタ | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JPH0738981Y2 (ja) | 定電流源回路 | |
| JPS6252487B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6123852Y2 (ja) | ||
| JPS6112109A (ja) | カレントミラ−回路 | |
| JPH0535613Y2 (ja) | ||
| JPH0454403B2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH0364205A (ja) | クリップ回路 | |
| JPH02302109A (ja) | 増幅器 | |
| JPS6259487B2 (ja) | ||
| JPH051647B2 (ja) | ||
| JPS61237505A (ja) | 増幅回路 | |
| JPS60229511A (ja) | カレントミラ−回路 | |
| JPS62131614A (ja) | 増幅回路 | |
| JPH03137528A (ja) | 温度検出回路 | |
| JPS6235269A (ja) | 電流絶対値回路 |