JPS61237505A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS61237505A JPS61237505A JP7783285A JP7783285A JPS61237505A JP S61237505 A JPS61237505 A JP S61237505A JP 7783285 A JP7783285 A JP 7783285A JP 7783285 A JP7783285 A JP 7783285A JP S61237505 A JPS61237505 A JP S61237505A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- base
- transistor
- output stage
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 101000995832 Homo sapiens Nephronectin Proteins 0.000 description 2
- 102100034595 Nephronectin Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、増幅回路、特に入力信号電圧を電流に変襖し
て増幅する増幅回路に関する。
て増幅する増幅回路に関する。
第２図は、従来の増幅回路の一実施例の回路図である。
この回路は、差動型式に接続されたＮＰＮ トランジス
タ９及び１０（以降トランジスタをＴ「とする）のベー
スを各々入力端子３及び４とし、ＮＰ Ｎ Ｔｒ９
及び１０の各エミッタに定電流源２４接続し、Ｎ Ｐ
Ｎ Ｔｒ９ 及び１０のコレクタに各々ダイオード接
続されたＰ Ｎ Ｐ Ｔｒ７ 及び８のベース・コレ
クタを接続し、エミッタは各々抵抗１６及び１７を介し
て高電位端１に接続し、ＰＮＰＴｒ７ のベース・コ
レクタの接続点にＰＮＰＴｒｌｌのベースを接続し、Ｐ
Ｎ Ｐ Ｔｒｌ １のエミッタをＮＰＮＴｒ１５のコ
レクタに接続し、その接続点から抵抗１９を介して高電
位端１に接続し、ＰＮＰＴｒｌｌのコレクタをＮＰＮＴ
ｒ１５のベースと定電流源２５に接続（以上上側出力段
と称する）し、Ｐ Ｎ Ｐ ＴｒＢ のベースｅコレク
タの接続点にＰＮＰＴｒ１２のベースを接続し、ＰＮＰ
Ｔｒ１２ （７）エミッタから抵抗１８を介して高電
位端ｌに接続し、ＰＮＰＴｒ１２ のコレクタにダイ
オード接続されたＮＰＮＴｒ１３のベース・コレクタを
接続し。
タ９及び１０（以降トランジスタをＴ「とする）のベー
スを各々入力端子３及び４とし、ＮＰ Ｎ Ｔｒ９
及び１０の各エミッタに定電流源２４接続し、Ｎ Ｐ
Ｎ Ｔｒ９ 及び１０のコレクタに各々ダイオード接
続されたＰ Ｎ Ｐ Ｔｒ７ 及び８のベース・コレ
クタを接続し、エミッタは各々抵抗１６及び１７を介し
て高電位端１に接続し、ＰＮＰＴｒ７ のベース・コ
レクタの接続点にＰＮＰＴｒｌｌのベースを接続し、Ｐ
Ｎ Ｐ Ｔｒｌ １のエミッタをＮＰＮＴｒ１５のコ
レクタに接続し、その接続点から抵抗１９を介して高電
位端１に接続し、ＰＮＰＴｒｌｌのコレクタをＮＰＮＴ
ｒ１５のベースと定電流源２５に接続（以上上側出力段
と称する）し、Ｐ Ｎ Ｐ ＴｒＢ のベースｅコレク
タの接続点にＰＮＰＴｒ１２のベースを接続し、ＰＮＰ
Ｔｒ１２ （７）エミッタから抵抗１８を介して高電
位端ｌに接続し、ＰＮＰＴｒ１２ のコレクタにダイ
オード接続されたＮＰＮＴｒ１３のベース・コレクタを
接続し。
ＮＰＮＴｒ１３ のベース・コレクタの接続点にＮＰ
ＮＴｒ１４ のベースを接続し、ＮＰＮＴｒ１３及び
１４のエミッタから各々抵抗２０及び２１を介して、低
電位端２に接続（以上、下側出力段と称する）し、ＮＰ
ＮＴｒ１５ ０）エミッタとＮＰＮＴ「１４ のコレク
タを接続し、その接続点を出力端５とし、ＮＰＮＴｒ９
及び１０のベースに各々抵抗２２及び２３を介してバイ
アス電圧を印加するバイアス電源２６で構成される増幅
回路であり、さらに、出力端５は負荷６に接続される。
ＮＴｒ１４ のベースを接続し、ＮＰＮＴｒ１３及び
１４のエミッタから各々抵抗２０及び２１を介して、低
電位端２に接続（以上、下側出力段と称する）し、ＮＰ
ＮＴｒ１５ ０）エミッタとＮＰＮＴ「１４ のコレク
タを接続し、その接続点を出力端５とし、ＮＰＮＴｒ９
及び１０のベースに各々抵抗２２及び２３を介してバイ
アス電圧を印加するバイアス電源２６で構成される増幅
回路であり、さらに、出力端５は負荷６に接続される。
かかる従来の電流増幅回路は、ダイオード接続されたＮ
Ｉ’ＮＴｒ１３ とＮＰＮＴｒ１４ のカレントミ
ラー回路から構成される下側出力段はＮＰＮＴｒ１４
のコレクタ・ベース間審査が帰還容量となり高域周波
数での利得低下を来す。そのため、ダイオード接続され
たＰＮＰＴｒ７ とダーリントン接続されたＰＮＰＴｒ
ｌｌ とＮＰＮＴｒ１５ （７）カレントミラー回
路から構成される上側出力段の周波数特性（ｆ特性）に
ピーキングをかけ、増幅回路全体のｆ特性を高域補償し
ている。このため上側出力段と下側出力段に利得の差が
生じ、出力電流が均一にならず、出力信号の歪の原因と
なる。
Ｉ’ＮＴｒ１３ とＮＰＮＴｒ１４ のカレントミ
ラー回路から構成される下側出力段はＮＰＮＴｒ１４
のコレクタ・ベース間審査が帰還容量となり高域周波
数での利得低下を来す。そのため、ダイオード接続され
たＰＮＰＴｒ７ とダーリントン接続されたＰＮＰＴｒ
ｌｌ とＮＰＮＴｒ１５ （７）カレントミラー回
路から構成される上側出力段の周波数特性（ｆ特性）に
ピーキングをかけ、増幅回路全体のｆ特性を高域補償し
ている。このため上側出力段と下側出力段に利得の差が
生じ、出力電流が均一にならず、出力信号の歪の原因と
なる。
またこの増幅回路の構成では、定電流源２４の電流値を
固定すると上側及び下側出力段の電流を均一にするため
に、最適な値に定電流源２５の電流値を固定しなければ
ならない。つまり上側出力段を構成するカレントミラー
回路の出力ＮＰＮＴｒ１５のエミッタ電流が定電流源２
５の電流値に依存しているため、定電流源２４の電流値
を変えて負荷に必要な電流を供給すると上側出力段の電
流変換比と下側出力段の電流変換比に差を生じ、上側と
下側の出力電流が不均一になる為交流信号の撮偏に上下
の差を生じ出力信号の歪の原因となる。
固定すると上側及び下側出力段の電流を均一にするため
に、最適な値に定電流源２５の電流値を固定しなければ
ならない。つまり上側出力段を構成するカレントミラー
回路の出力ＮＰＮＴｒ１５のエミッタ電流が定電流源２
５の電流値に依存しているため、定電流源２４の電流値
を変えて負荷に必要な電流を供給すると上側出力段の電
流変換比と下側出力段の電流変換比に差を生じ、上側と
下側の出力電流が不均一になる為交流信号の撮偏に上下
の差を生じ出力信号の歪の原因となる。
そのため、希望の出力電流を得るためには、２ケ所の定
電流源を変えろ必要があった。
電流源を変えろ必要があった。
本発明の目的は、上記した従来技術における欠点を無く
し、上側及び、下側出力電流を均一にし、かつ、Ｔｒの
コレクタ・ベース間容量を低減し、高域周波数での利得
低下をおさえ、出力信号の歪を軽減した回路を提供する
ものであり、又オフセット電圧の軽減及び抵抗の相対比
を良くし集積回路に適した増幅回路を得ることにある。
し、上側及び、下側出力電流を均一にし、かつ、Ｔｒの
コレクタ・ベース間容量を低減し、高域周波数での利得
低下をおさえ、出力信号の歪を軽減した回路を提供する
ものであり、又オフセット電圧の軽減及び抵抗の相対比
を良くし集積回路に適した増幅回路を得ることにある。
本発明の増幅回路は、第１のＰＮＰＴｒのベースを反転
入力端とし、第２のＰＮＰＴｒのベースを非反転入力端
とし、第１のＰＮＰＴｒのエミッタを第１の抵抗を介し
て高電位端に接続し、第１のＰＮＰＴｒのコレクタに第
３のＮ Ｐ Ｎ Ｔ ｒのコレクタ・ベースと第４のＮ
ＰＮＴｒのベースとを接続し、第４のＮＰＮＴｒのコレ
クタに第５のＮＰＮＴｒのエミッタを接続し、＄５のコ
レクタを高電位端に接続し、第３及び第４のＮＰＮＴｒ
のエミッタに各々８１！２及び第３の抵抗を接続し、第
２のＰ Ｎ Ｐ Ｔｒのエミッタを第４の抵抗を介して
高電位端に接続し、第２のＰＮＰＴｒのコレクタに第６
のＮＰＮＴｒのコレクタ・ベースと＠７のＮＰＮＴｒの
ベースを接続し、第７のＮＰＮＴｒのコレクタに第８の
ＮＰＮＴｒのエミッタを接続し、第８のＮＰＮＴｒのコ
レクタに＠２．第３の抵抗の接続点を出方端として構成
している。
入力端とし、第２のＰＮＰＴｒのベースを非反転入力端
とし、第１のＰＮＰＴｒのエミッタを第１の抵抗を介し
て高電位端に接続し、第１のＰＮＰＴｒのコレクタに第
３のＮ Ｐ Ｎ Ｔ ｒのコレクタ・ベースと第４のＮ
ＰＮＴｒのベースとを接続し、第４のＮＰＮＴｒのコレ
クタに第５のＮＰＮＴｒのエミッタを接続し、＄５のコ
レクタを高電位端に接続し、第３及び第４のＮＰＮＴｒ
のエミッタに各々８１！２及び第３の抵抗を接続し、第
２のＰ Ｎ Ｐ Ｔｒのエミッタを第４の抵抗を介して
高電位端に接続し、第２のＰＮＰＴｒのコレクタに第６
のＮＰＮＴｒのコレクタ・ベースと＠７のＮＰＮＴｒの
ベースを接続し、第７のＮＰＮＴｒのコレクタに第８の
ＮＰＮＴｒのエミッタを接続し、第８のＮＰＮＴｒのコ
レクタに＠２．第３の抵抗の接続点を出方端として構成
している。
次に、本発明について図面を用いて説明する。
第１図は本発明の一実施例の回路図である。この実施例
は、反転入力端子と非反転入力端子を有する増幅器３９
及び４０を用い増幅器３９の反転入力端子と増幅器４０
の非反転入力端子を接続し、増幅器３９の非反転入力端
子と増幅器４０の反転入力端子を接続し、増幅器３９及
び４０の出力に各々ＰＮＰＴｒｌｌのベースとＰＮＰＴ
ｒ１２のベースを接続し、ＰＮＰＴｒｌｌのエミッタを
抵抗１９を介して高電位端１に接続し、ＰＮＰＴｒｌｌ
のコレクタにダイオード接続したＮＰＮＴｒ２８のコレ
クタおよびベースを接続し、ＮＰＮＴｒ２８のコレクタ
およびベースにＮ Ｐ Ｎ Ｔｒ２９のベースを接続し
、ＮＰＮＴｒ２９のコレクタにＮＰＮＴｒ２７のエミッ
タを接続し、ＮＰＮＴｒ２７のコレクタを高電位端１に
接続しＮＰＮＴｒ２８及び２９のエミッタに各抵抗３３
及び３４を接続し、ＰＮＰＴｒ１２のエミッタを抵抗１
８を介して高電位端１に接続し、ＰＮＰＴｒ１２（７）
）レクタにＮＰＮＴｒｌ３のコレクタおよびベースを接
続し、ＮＰＮＴｒｌ３のコレクタおよびベースにＮＰＮ
Ｔｒｌ、ｉのベースヲ接続し、ＮＰＮＴｒｌ４のコレク
タにＮ Ｐ Ｎ Ｔｒ３０（７）エミッタを接続し、Ｎ
ＰＮＴｒ３０のコレクタに抵抗３３と３４を接続し、Ｎ
ＰＮＴｒｌ３及び１４のエミッタに各々抵抗２０及び２
１を介して低電位端２に接続し、ＮＰＮＴｒ２７のベー
スをダイオード３５のカソード側と抵抗３６の交点に接
続し、ダイオード３５のアノード側を高電位端１に接続
し、抵抗３６の他端をＮＰＮＴｒ３０のベースとダイオ
ード３７のアノード側に接続し、ダイオード３７のカソ
ード側をダイオード３８のアノード側に接続し、ダイオ
ード３８のカソード側を低電位端２に接続し、ＮＰＮＴ
ｒ３０のコレクタと抵抗３３と３４の接続点を出力端５
として構成する増幅回路であり、さらに出力端５は負荷
６に接続している。
は、反転入力端子と非反転入力端子を有する増幅器３９
及び４０を用い増幅器３９の反転入力端子と増幅器４０
の非反転入力端子を接続し、増幅器３９の非反転入力端
子と増幅器４０の反転入力端子を接続し、増幅器３９及
び４０の出力に各々ＰＮＰＴｒｌｌのベースとＰＮＰＴ
ｒ１２のベースを接続し、ＰＮＰＴｒｌｌのエミッタを
抵抗１９を介して高電位端１に接続し、ＰＮＰＴｒｌｌ
のコレクタにダイオード接続したＮＰＮＴｒ２８のコレ
クタおよびベースを接続し、ＮＰＮＴｒ２８のコレクタ
およびベースにＮ Ｐ Ｎ Ｔｒ２９のベースを接続し
、ＮＰＮＴｒ２９のコレクタにＮＰＮＴｒ２７のエミッ
タを接続し、ＮＰＮＴｒ２７のコレクタを高電位端１に
接続しＮＰＮＴｒ２８及び２９のエミッタに各抵抗３３
及び３４を接続し、ＰＮＰＴｒ１２のエミッタを抵抗１
８を介して高電位端１に接続し、ＰＮＰＴｒ１２（７）
）レクタにＮＰＮＴｒｌ３のコレクタおよびベースを接
続し、ＮＰＮＴｒｌ３のコレクタおよびベースにＮＰＮ
Ｔｒｌ、ｉのベースヲ接続し、ＮＰＮＴｒｌ４のコレク
タにＮ Ｐ Ｎ Ｔｒ３０（７）エミッタを接続し、Ｎ
ＰＮＴｒ３０のコレクタに抵抗３３と３４を接続し、Ｎ
ＰＮＴｒｌ３及び１４のエミッタに各々抵抗２０及び２
１を介して低電位端２に接続し、ＮＰＮＴｒ２７のベー
スをダイオード３５のカソード側と抵抗３６の交点に接
続し、ダイオード３５のアノード側を高電位端１に接続
し、抵抗３６の他端をＮＰＮＴｒ３０のベースとダイオ
ード３７のアノード側に接続し、ダイオード３７のカソ
ード側をダイオード３８のアノード側に接続し、ダイオ
ード３８のカソード側を低電位端２に接続し、ＮＰＮＴ
ｒ３０のコレクタと抵抗３３と３４の接続点を出力端５
として構成する増幅回路であり、さらに出力端５は負荷
６に接続している。
本発明の回路では、従来問題になっていたＹ・′側出力
段のカレントミラー回路のＮＰＮＴｒｌ、４のコレクタ
・ベース間容量が帰還容量となり高域周波数での利得低
下をＮＰＮＴｒ３０をＮＰＮＴｒｌ４（７）コレクタに
挿入することで、帰還容量を減少し周波数特性の良い増
幅回路を得る。
段のカレントミラー回路のＮＰＮＴｒｌ、４のコレクタ
・ベース間容量が帰還容量となり高域周波数での利得低
下をＮＰＮＴｒ３０をＮＰＮＴｒｌ４（７）コレクタに
挿入することで、帰還容量を減少し周波数特性の良い増
幅回路を得る。
又、上側出力段回路と下側出力段回路を同一回路構成す
ることにより、出力電流の流出電流と流入電流を同一と
して、出力信号の歪を無くす効果が得られる。
ることにより、出力電流の流出電流と流入電流を同一と
して、出力信号の歪を無くす効果が得られる。
〔発明の効果〕
このように本発明によれば、周波数特性が良好で出力歪
の少ない増幅回路を得ることができる。
の少ない増幅回路を得ることができる。
第１図は本発明の一実施例を示す回路図である。
第２図は従来の増幅回路の一例を示す回路図である。
１・・・・・・高電位端、２・・・・・・低電位端、３
，４・・・・・・入力端、５・・・・・・出力端、６・
・・・・・負荷、７，８゜１１ 、１２−ＰＮＰ トラ
７ジスタ、９，１０゜１３．１４．１５，２７．２８，
２９・・・・・・ＮＰＮトランジスタ、１６，１７，１
８．１９，２０゜２１．３３，３４．３６・−・・・・
抵抗、２２．２３・・・・−・バイアス抵抗、２４ 、
２５・・・・・・定電流源、３５゜３７．３８−・・・
・・ダイオード、３９．４０・・・・−・増幅器。 代理人 弁理士 内 ＪＪＫ ｆ、、＝’、”
””’ゝ・。 （、・
，４・・・・・・入力端、５・・・・・・出力端、６・
・・・・・負荷、７，８゜１１ 、１２−ＰＮＰ トラ
７ジスタ、９，１０゜１３．１４．１５，２７．２８，
２９・・・・・・ＮＰＮトランジスタ、１６，１７，１
８．１９，２０゜２１．３３，３４．３６・−・・・・
抵抗、２２．２３・・・・−・バイアス抵抗、２４ 、
２５・・・・・・定電流源、３５゜３７．３８−・・・
・・ダイオード、３９．４０・・・・−・増幅器。 代理人 弁理士 内 ＪＪＫ ｆ、、＝’、”
””’ゝ・。 （、・
Claims (1)
- 第１のＰＮＰトランジスタのベースを反転入力端とし、
第２のＰＮＰトランジスタのベースを非反転とし、前記
第一のＰＮＰトランジスタのエミッタを第１の抵抗を介
して高電位端に接続し、前記第１のＰＮＰトランジスタ
のコレクタに第３のＮＰＮトランジスタのコレクタ・ベ
ースと第４のＮＰＮトランジスタのベースを接続し、前
記第４のＮＰＮトランジスタのコレクタに第５のＮＰＮ
トランジスタのエミッタを接続し、該第５のコレクタを
高電位端に接続し、前記第３及び第４のＮＰＮトランジ
スタのエミッタに各々第２及び第３の抵抗を接続し、前
記第２のＰＮＰトランジスタのエミッタ第４の抵抗を介
して高電位端に接続し、前記第２のＰＮＰトランジスタ
のコレクタに第６のＮＰＮトランジスタのコレクタ・ベ
ースと第７のＮＰＮトランジスタのベースを接続し、該
第７のＮＰＮトランジスタのコレクタに第８のＮＰＮト
ランジスタのエミッタを接続し、該第８のＮＰＮトラン
ジスタのコレクタに前記第２、第３の抵抗の他端を接続
し、前記第６、第７のＮＰＮトランジスタのエミッタに
各々第５、第６の抵抗を介して低電位端に接続し、前記
第５、第８のＮＰＮトランジスタのベースに各々第１、
第２のバイアス電源を接続し、前記第８のＮＰＮトラン
ジスタと第２、第３の抵抗の接続点を出力端として構成
することを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7783285A JPS61237505A (ja) | 1985-04-12 | 1985-04-12 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7783285A JPS61237505A (ja) | 1985-04-12 | 1985-04-12 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61237505A true JPS61237505A (ja) | 1986-10-22 |
| JPH0516767B2 JPH0516767B2 (ja) | 1993-03-05 |
Family
ID=13645015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7783285A Granted JPS61237505A (ja) | 1985-04-12 | 1985-04-12 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237505A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318571A (ja) * | 2006-05-26 | 2007-12-06 | Fujitsu Ltd | オペアンプ回路 |
-
1985
- 1985-04-12 JP JP7783285A patent/JPS61237505A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318571A (ja) * | 2006-05-26 | 2007-12-06 | Fujitsu Ltd | オペアンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516767B2 (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4442400A (en) | Voltage-to-current converting circuit | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US3914704A (en) | Feedback amplifier | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH10190375A (ja) | 演算増幅回路 | |
| JPH04369105A (ja) | 増幅器 | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPS61237505A (ja) | 増幅回路 | |
| US4123723A (en) | Transistor amplifier circuit | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| USRE27351E (en) | Differential dc amplifier | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JPS6112109A (ja) | カレントミラ−回路 | |
| JPS6123852Y2 (ja) | ||
| JP2002539752A (ja) | 整流回路 | |
| JPS5818334Y2 (ja) | 増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP2723563B2 (ja) | 可変電流源 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0326670Y2 (ja) | ||
| CN120428803A (zh) | 一种运算放大电路 | |
| JPH0487407A (ja) | バッファ回路 |