JPS6022352A - 集積回路パツケ−ジ - Google Patents

集積回路パツケ−ジ

Info

Publication number
JPS6022352A
JPS6022352A JP58130202A JP13020283A JPS6022352A JP S6022352 A JPS6022352 A JP S6022352A JP 58130202 A JP58130202 A JP 58130202A JP 13020283 A JP13020283 A JP 13020283A JP S6022352 A JPS6022352 A JP S6022352A
Authority
JP
Japan
Prior art keywords
lsi
thickness
bed
less
lsis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58130202A
Other languages
English (en)
Inventor
Masatoshi Sekine
優年 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58130202A priority Critical patent/JPS6022352A/ja
Publication of JPS6022352A publication Critical patent/JPS6022352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、　ＬＳＩのパッケージ方法に関し、特に多数
のＬＳＩを同一パッケージに封入することに関するもの
である。
〔従来技術とその問題点〕
従来より、　ＬＳＩチップは、セラミック又は、プラス
チックパッケージの内に封入され、パッケージはリード
線を外部に出している構成が大部分である。大規模回路
が普通になるに従い、ＬＳＩ０高集積化、又は、多くの
ＬＳＩを１つの大きなパッケージ内に封入して、システ
ムの小型化を計る方法も見られるが、従来からのＬＳＩ
のパッケージ方法は、第１図に示すように平面的に多数
のＬＳＩを配置するのが普通である。
又、１つのＬＳＩをグラスチックパッケージする時には
第２図に示すようなリード、フレームを用い、ＬＳＩチ
ップをベッド上に配置し、各リード線とＬＳＩとをボン
ディングした後、熱硬化性４９・ｊ脂により封入するの
が普通である。
ところが、こうしたＬＳＩ”（次元的又は、個別に配置
する方法では、ＬＳＩを高集積化することには、限度が
あった。
〔発明の目的〕
本発明は、簡便で、低コストなパッケージ方式を実現す
るものである。
〔発明の概要〕
本発明は入出力端子を有する台座上にビンを囲い状に設
け、これに嵌合し、四部にチップが塔載された基板と、
チップとビンを適宜接続する配線板とを交互に密着して
積層したものである。
〔発明の効果〕
本発明によれば、高密度の実装が極めて容易に行なえる
と共に、テップ間の配線がビンにより行なわれるので、
配線長が短かく浮遊容量を小さくすることができ低油Ｉ
Ｊ１電力化、高速化に大きな効果がある。
〔発明の実施例〕
以下、図を用いて詳細な説明を行う。第３図に本方式に
よるパッケージ方法を示す。まず、各ＬＳＩは第５図に
示すような、ベット１５にあらかじめ、銀ろう付は等の
技術を用いて接着されている。このベットは金属導体４
３と絶縁体４５とのノ１恍尋体とが絶縁させることがで
きる。金属導体４３は、　ＬＳＩ基板の゛１位を取ると
同時に、ヒートシンクとしての働きを持ち、高密度パッ
ケージによる温度上昇を防ぐ働きがある。第４図は配線
板（内部フレーム）を示し、内部リードフレーム３２（
チッ２゛のパッド３３を所定のビン（後述）に接ｔｔ５
’、　）と絶縁支持枠により構成される。各ＬＳＩチッ
プを各ベッドに配置しためと、第３図のごとく各ベット
と第４図に示す配線板と全交互に積み重ね、ＬＳＩと内
部フレーム、ビン（導体柱１２）を通じてＬＳＩ間の相
互接続を行う。この内部フレームとＬＳＩとの接続方法
は、ろう付けによる内部フレームの直付けあるいは、リ
ードワイヤをボンディングすることによって行なう。２
１部リードフレーム３２端には」二記ビン１２用の嵌合
孔が設けられている。通常のＬＳＩチップの厚さは約３
００μｍ程度であり、　ＬＳＩベッドの厚さは１朋以下
にすることは容易であり、及び内部リード線を含めた１
組の厚さは、１關以下にすることは容易に実現できる。
又、これら基板間の密着は樹脂等による接着又は圧接で
良い。
したがって、１０組程度のＬＳＩを実装した場合でも、
パッケージ第６図に示すような形状でありその厚さの増
加は、数ｍｍ程度とごく僅かである。
本発明による長所としては、　ＬＳＩチップの実装密度
が大巾に向上すること、　ＬＳＩチップ間の内部配線長
が数朋であるため、　ＬＳＩチップに接続された配線の
負荷柊知、が従来の方式に比べ、大巾に低減できるため
、　ＬＳＩの０ｕｔｐｕｔ　ｂｕｆｆｅｒの１ｔｉ：　
ｐＲ：　ｕ＜動力を小ざくずろことかで＝ｔＳＩの電力
を減らすことができること、ＬＳＩチップ間が煙いため
、高速化が実現でさることなどが上けられる。
【図面の簡単な説明】
第１図は、通常のマイクロパッケージの上面図、６Ｂ２
図は、通常のリードフレームの構造の上面図第３図は本
発明によるパッケージのＩｉ：Ｉｉ而面、第４図は、本
発明に１史用される内部リードフレームの上面図、第５
図はＬＳＩベッドの斜視図　−Ｊ　５図はＬＳＩハッケ
ージの斜視図である。 図において、 １１・・・ＬＳＩチップ、１２・・・ビン、１３・・・
内部リードフレーム、１４・・・ボンディングワイヤー
、１５・・・ベッド、１６・・・リード線、２２・・チ
ップヘッド、２１・・・リード枠、３１・・・チップ領
域、３２・・・内部、’Ｉ−ドフレーム、３３・・・パ
ッド、３４・・絶縁枠、４１・・・ＬＳＩナツプ、４２
・・・ベッド、４３・・・導体、４４・・・孔、４５・
・・絶縁体。 １７・・・配線、

Claims (1)

    【特許請求の範囲】
  1. 複数の入出力端子を有する台座に前記端子と夫々接続さ
    れた被数の導体柱が囲い状に設けられ、この台座上に前
    記導体柱と嵌合し、凹部に集積回路チップが固定された
    基板と、前記チップと導体柱間を適宜接続する配線板と
    が交互に密着して積層されてなる事を性徴とする集積回
    路パッケージ。
JP58130202A 1983-07-19 1983-07-19 集積回路パツケ−ジ Pending JPS6022352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58130202A JPS6022352A (ja) 1983-07-19 1983-07-19 集積回路パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58130202A JPS6022352A (ja) 1983-07-19 1983-07-19 集積回路パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6022352A true JPS6022352A (ja) 1985-02-04

Family

ID=15028530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58130202A Pending JPS6022352A (ja) 1983-07-19 1983-07-19 集積回路パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6022352A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US5960239A (en) * 1996-10-31 1999-09-28 Sharp Kabushiki Kaisha Developing device with developer charging and application regulating member
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US7352199B2 (en) 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5334875A (en) * 1987-12-28 1994-08-02 Hitachi, Ltd. Stacked semiconductor memory device and semiconductor memory module containing the same
US5960239A (en) * 1996-10-31 1999-09-28 Sharp Kabushiki Kaisha Developing device with developer charging and application regulating member
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US7190602B2 (en) 1998-11-16 2007-03-13 Sandisk 3D Llc Integrated circuit incorporating three-dimensional memory array with dual opposing decoder arrangement
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US7160761B2 (en) 1998-11-16 2007-01-09 Sandisk 3D Llc Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7265000B2 (en) 1998-11-16 2007-09-04 Sandisk 3D Llc Vertically stacked field programmable nonvolatile memory and method of fabrication
US7283403B2 (en) 1998-11-16 2007-10-16 Sandisk 3D Llc Memory device and method for simultaneously programming and/or reading memory cells on different levels
US7319053B2 (en) 1998-11-16 2008-01-15 Sandisk 3D Llc Vertically stacked field programmable nonvolatile memory and method of fabrication
US7352199B2 (en) 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support

Similar Documents

Publication Publication Date Title
US5715147A (en) Semiconductor device having an interconnecting circuit board
US5777345A (en) Multi-chip integrated circuit package
US6667560B2 (en) Board on chip ball grid array
US5283717A (en) Circuit assembly having interposer lead frame
CN1139116C (zh) 集成电路封装及具有该封装的计算机系统
KR940007649B1 (ko) 반도체 패키지
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
JPS61500245A (ja) リ−ドフレ−ム・チップ支持部を含む半導体集積回路
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
KR100621547B1 (ko) 멀티칩 패키지
JPS6022352A (ja) 集積回路パツケ−ジ
JP7141497B1 (ja) システム・イン・パッケージ
TW472372B (en) Memory module with direct chip attach and the manufacturing process thereof
US5719748A (en) Semiconductor package with a bridge for chip area connection
JPS6020524A (ja) 半導体集積回路装置
US5982026A (en) Inexpensive resin molded semiconductor device
JPS61168926A (ja) 樹脂基板
JP2990120B2 (ja) 半導体装置
JPH02181958A (ja) 半導体装置
JPH027459A (ja) 半導体パッケージ
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH01100959A (ja) 混成半導体集積回路
JPS6022327A (ja) 半導体装置
JPH0124933Y2 (ja)
JPS59113650A (ja) 半導体装置用リ−ドフレ−ム