JPS6022531B2 - シユミツト回路 - Google Patents
シユミツト回路Info
- Publication number
- JPS6022531B2 JPS6022531B2 JP50122293A JP12229375A JPS6022531B2 JP S6022531 B2 JPS6022531 B2 JP S6022531B2 JP 50122293 A JP50122293 A JP 50122293A JP 12229375 A JP12229375 A JP 12229375A JP S6022531 B2 JPS6022531 B2 JP S6022531B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator
- output
- level
- vref2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は精度の良い閥値しベルを持ったシュミット回路
に関するものである。
に関するものである。
第１図に従来の精度の良いＯＮレベル、ＯＦＦレベルを
持ったシュミット回路を示す。
持ったシュミット回路を示す。
図において１０１，１０２は比較器、１０５，１０６は
論理積回路を示し、論理糟回路１０５，ＩＤ６でＲＳフ
リツプフロツプを構成している。第１図の回路において
、関値基準電圧を Ｖｒｅｆ，．Ｖｒｅらとし、Ｖｒｅも＞Ｖｒｅｆ２とす
る。
論理積回路を示し、論理糟回路１０５，ＩＤ６でＲＳフ
リツプフロツプを構成している。第１図の回路において
、関値基準電圧を Ｖｒｅｆ，．Ｖｒｅらとし、Ｖｒｅも＞Ｖｒｅｆ２とす
る。
入力信号がＶｒｅもより低い場合には比較器１０１の出
力はＨレベル、比較器１０２の出力はＬレベルにある為
、論理積回路１０５の出力はＬレベルである。入力信号
がこの状態より上昇してＶｒｅｆ，とＶｒｅｆ２の中間
の値を取った時には、比較器１ ０１比較器１０２の出
力は共にＨレベルになる為、前の状態をそのまま保持す
る為、論理積回路１０５の出力はＬレベルである。入力
信号がさらに上昇してＶｒｅも以上の蟹圧になった時に
は、比較器１０１の出力はＬレベル、比較器１０２の出
力はＨレベルとなり、論理債回路１０５の出力はＨレベ
ルとなる。この状態より入力信号を下降させＶｒｅｆ，
とＶｒｅｆ２の中間の値とした時には比較器１０１，比
較器１０２の出力はともにＨレベルであり、前の状態を
保持する論理積回路１０５の出力はＨレベルである。さ
らに入力信号を下降させＶｒｅｆ２以下の値とした時に
は比較器１０１の出力はＨレベル、比較器１０２の出力
はＬレベルとなる為、論理積回路１０５の出力はＬレベ
ルになる。以上の動作に基づき、入力電圧と出力電圧の
関係を図示すれば、第２図の動作特性が得られる。以上
に説明した通り従来の回路では論理積回路１０５，１０
６で構成されるＲＳフリツプフロップが必要であり回路
構成が複雑である。本発明は精度の良いシュミット回路
を簡単な回路構成で実現するものである。
力はＨレベル、比較器１０２の出力はＬレベルにある為
、論理積回路１０５の出力はＬレベルである。入力信号
がこの状態より上昇してＶｒｅｆ，とＶｒｅｆ２の中間
の値を取った時には、比較器１ ０１比較器１０２の出
力は共にＨレベルになる為、前の状態をそのまま保持す
る為、論理積回路１０５の出力はＬレベルである。入力
信号がさらに上昇してＶｒｅも以上の蟹圧になった時に
は、比較器１０１の出力はＬレベル、比較器１０２の出
力はＨレベルとなり、論理債回路１０５の出力はＨレベ
ルとなる。この状態より入力信号を下降させＶｒｅｆ，
とＶｒｅｆ２の中間の値とした時には比較器１０１，比
較器１０２の出力はともにＨレベルであり、前の状態を
保持する論理積回路１０５の出力はＨレベルである。さ
らに入力信号を下降させＶｒｅｆ２以下の値とした時に
は比較器１０１の出力はＨレベル、比較器１０２の出力
はＬレベルとなる為、論理積回路１０５の出力はＬレベ
ルになる。以上の動作に基づき、入力電圧と出力電圧の
関係を図示すれば、第２図の動作特性が得られる。以上
に説明した通り従来の回路では論理積回路１０５，１０
６で構成されるＲＳフリツプフロップが必要であり回路
構成が複雑である。本発明は精度の良いシュミット回路
を簡単な回路構成で実現するものである。
以下第３図に従い本発明を説明する。図において１０３
，１０４は比較器、１０８は論理和回路を示す。１０７
は比較器動作制御回路を示し、論理和回路１０８の出力
がＨレベルの時には比較器１０４は動作し、論理和回路
１０８の出力がＬレベルの時には比較器１０４は動作を
停止し、比較器１０４の出力はＬレベルとなる。
，１０４は比較器、１０８は論理和回路を示す。１０７
は比較器動作制御回路を示し、論理和回路１０８の出力
がＨレベルの時には比較器１０４は動作し、論理和回路
１０８の出力がＬレベルの時には比較器１０４は動作を
停止し、比較器１０４の出力はＬレベルとなる。
入力信号がＶｒｅらより低い間は比較器１０３，比較器
１０４の出力はともにＬレベルである為、論理和回路１
０８の出力はＬレベルである。比較器動作制御回路１０
７は論理和回路１０８の出力がＬレベルの時比較器１０
４の動作を停止させる為、比較器１０４は動作を停止し
ている。入力信号を上昇させＶｒｅｆ，とＶてｅｆ２の
中間の値とした時には、比較器１０３の出力はＬレベル
であり、又比較器１０４は動作を停止させたままである
から、その出力はＬレベルのままである。従って論理和
回路１０８の出力はＬレベルである。さらに入力信号を
上昇させＶｒｅｆ，以上の値とした時には比較器１０３
の出力はＨレベルとなり、論理和回路１０８の出力はＨ
レベルとなる。
１０４の出力はともにＬレベルである為、論理和回路１
０８の出力はＬレベルである。比較器動作制御回路１０
７は論理和回路１０８の出力がＬレベルの時比較器１０
４の動作を停止させる為、比較器１０４は動作を停止し
ている。入力信号を上昇させＶｒｅｆ，とＶてｅｆ２の
中間の値とした時には、比較器１０３の出力はＬレベル
であり、又比較器１０４は動作を停止させたままである
から、その出力はＬレベルのままである。従って論理和
回路１０８の出力はＬレベルである。さらに入力信号を
上昇させＶｒｅｆ，以上の値とした時には比較器１０３
の出力はＨレベルとなり、論理和回路１０８の出力はＨ
レベルとなる。
論理和回路１０８の出力がＨレベルとなると、比較器動
作制御回路１０７は比較器１０４を動作させる為、比較
器１０４の出力もＨレベルとなる。この状態より入力信
号を下降させＶｒｅＬとＶｒｅｆ２の中間の値を取った
時には、比較器１０４の出力はＨレベルである為、論理
和回路１０８の出力はＨレベルである。さらに入力信号
を下降させＶｒｅｆ２以下の値とした時には、比較器１
０３，１０４の出力はともにＬレベルとなる為、論理和
回路１０８の出力はＬレベルとなる。第４図、第５図は
夫々この発明の具体的な実施例を示す。
作制御回路１０７は比較器１０４を動作させる為、比較
器１０４の出力もＨレベルとなる。この状態より入力信
号を下降させＶｒｅＬとＶｒｅｆ２の中間の値を取った
時には、比較器１０４の出力はＨレベルである為、論理
和回路１０８の出力はＨレベルである。さらに入力信号
を下降させＶｒｅｆ２以下の値とした時には、比較器１
０３，１０４の出力はともにＬレベルとなる為、論理和
回路１０８の出力はＬレベルとなる。第４図、第５図は
夫々この発明の具体的な実施例を示す。
第４図の実施例において、１１はＰＮＰトランジスタ、
１２，１３は差動接続されたＮＰＮトランジスタ、１９
は定電流源として働くＮＰＮトランジスタ、３１は抵抗
、５１はダイオードであり、これらは比較器１０４を構
成する。１５はＰＮＰトランジスタ、１６，１７は蓋動
接続されたＮＰＮトランジスタ、２０は定電流源として
働くＮＰＮトランジスタ、３３は抵抗、５２はダイオー
ドであり、これらは比較器１０３を構成する。
１２，１３は差動接続されたＮＰＮトランジスタ、１９
は定電流源として働くＮＰＮトランジスタ、３１は抵抗
、５１はダイオードであり、これらは比較器１０４を構
成する。１５はＰＮＰトランジスタ、１６，１７は蓋動
接続されたＮＰＮトランジスタ、２０は定電流源として
働くＮＰＮトランジスタ、３３は抵抗、５２はダイオー
ドであり、これらは比較器１０３を構成する。
１４，１８は夫々ベースをトランジスタ１２，１６のコ
レクタに接続したＰＮＰトランジスタで、これらは論理
和回路１０８を構成する。
レクタに接続したＰＮＰトランジスタで、これらは論理
和回路１０８を構成する。
２１はベースがトランジスター４，１８のコレクタに抵
抗３２を介して接続されたＮＰＮトランジスタで、比較
器動作制御回路１０７を構成する。
抗３２を介して接続されたＮＰＮトランジスタで、比較
器動作制御回路１０７を構成する。
３４，３５，３６は互いに直列接続された抵抗で、抵抗
３４，３５間の電位Ｖｒｅｆ，をトランジスタ１７のベ
ースに、抵抗３５，３６間の電位Ｖｒｅｆ２をトランジ
スタ１３のベースに供給する。
３４，３５間の電位Ｖｒｅｆ，をトランジスタ１７のベ
ースに、抵抗３５，３６間の電位Ｖｒｅｆ２をトランジ
スタ１３のベースに供給する。
２０１，２０２は直流電源である。
第５図の実施例において、５３はトランジスタ２１のベ
ース・エミツタ間のダイオードであり、トランジスタ２
１、抵抗３２とともに比較器動作制御回路１０７を構成
する。
ース・エミツタ間のダイオードであり、トランジスタ２
１、抵抗３２とともに比較器動作制御回路１０７を構成
する。
３０１はトランジスタ１６，１７に接続された定電流源
である。
である。
これら第４図、第５図の実施例が第３図のものと同じ動
作をすることは容易に理解できよう。以上説明した通り
、本発明によるシュミット回路は、従来回路のＲＳフリ
ッフフロツプに代って論理和回路、比較器動作制御回路
を用いており、論理和回路は、ワイヤードオアの構成に
すれば部品が不必要であり、比較動作制御回路もわずか
の部品で構成出来る為、従来の回路に較べ、簡単な回路
構成となる。なお、袴開昭４８−１０２９６び号公報の
第１２図に本願発明と関連した鋸歯状波発生回路が示さ
れているが、この回路をシュミット回路として書き直せ
ば第６図のようになる。
作をすることは容易に理解できよう。以上説明した通り
、本発明によるシュミット回路は、従来回路のＲＳフリ
ッフフロツプに代って論理和回路、比較器動作制御回路
を用いており、論理和回路は、ワイヤードオアの構成に
すれば部品が不必要であり、比較動作制御回路もわずか
の部品で構成出来る為、従来の回路に較べ、簡単な回路
構成となる。なお、袴開昭４８−１０２９６び号公報の
第１２図に本願発明と関連した鋸歯状波発生回路が示さ
れているが、この回路をシュミット回路として書き直せ
ば第６図のようになる。
第６図の回路は、トランジスター７が○ＦＦしている場
合のトランジスタ１３のべ−ス電位Ｖｒｅｆ，が、トラ
ンジスター ５のベース電位Ｖｒｅｆ２１こくらべ大き
ければ、Ｖｒｅｆ，，Ｖｒｅｆ２を２つのしきし、値と
したシュミット回路動作をする。
合のトランジスタ１３のべ−ス電位Ｖｒｅｆ，が、トラ
ンジスター ５のベース電位Ｖｒｅｆ２１こくらべ大き
ければ、Ｖｒｅｆ，，Ｖｒｅｆ２を２つのしきし、値と
したシュミット回路動作をする。
しかし第６図の回路は、出力信号にて２つの基準電圧の
一方（ＶｒｅＬ）を制御し、この時Ｖｒｅら‘こ影響を
与えてはいけない。
一方（ＶｒｅＬ）を制御し、この時Ｖｒｅら‘こ影響を
与えてはいけない。
このことから基準電圧段は独立に準備する必要があり、
第４図、第５図に示した実施例の基準電圧段のように、
電源電圧を３個の抵抗で分割することによって２つの基
準電圧を得ることはできない。
第４図、第５図に示した実施例の基準電圧段のように、
電源電圧を３個の抵抗で分割することによって２つの基
準電圧を得ることはできない。
したがって、次のような点で不都合を生じる。Ｉ Ｖｒ
ｅｆ，とＶｒｅｆ２を接近させ、ヒステリシス中を小さ
くする場合、独立の基準電圧を用いると、抵抗比のバラ
ッキによりヒステリシス中（Ｖｒｅｆ，一Ｖｒｅｆ２）
が、大きなバラツキを持つことになり、場合によっては
Ｖｒｅｆ，＞Ｖｒｅｆ２の関係が保たれなく、シュミッ
ト回路動作を行なわないこともあり得る。
ｅｆ，とＶｒｅｆ２を接近させ、ヒステリシス中を小さ
くする場合、独立の基準電圧を用いると、抵抗比のバラ
ッキによりヒステリシス中（Ｖｒｅｆ，一Ｖｒｅｆ２）
が、大きなバラツキを持つことになり、場合によっては
Ｖｒｅｆ，＞Ｖｒｅｆ２の関係が保たれなく、シュミッ
ト回路動作を行なわないこともあり得る。
２ 電源電圧が割合高い回路を集積回路化する場合、電
源とＧＮＤ間に入った抵抗は、出来るだけ減らすべきで
ある。
源とＧＮＤ間に入った抵抗は、出来るだけ減らすべきで
ある。
その理由は、大きな抵抗を用いることが困難な集積回路
において、電源と接地間に抵抗を接続する回路構成は、
消費電流を増加させるからである。
において、電源と接地間に抵抗を接続する回路構成は、
消費電流を増加させるからである。
第４図、第５図の回路は、電源から、接地に至る抵抗列
が１列であり、第６図の回路は２列である。このことか
ら第４、第５図の回路は第６図の回路に対しすぐれてい
る。本発明による回路は、高精度の橘引回路、タイマー
回路、三角波発生回路、鎖歯状波発生回路、正確なパル
ス中を持った非安定マルチノゞィブレ−夕、単安定マル
チパイプレータなど広範囲の民生用、産業用電子回路に
応用できる。
が１列であり、第６図の回路は２列である。このことか
ら第４、第５図の回路は第６図の回路に対しすぐれてい
る。本発明による回路は、高精度の橘引回路、タイマー
回路、三角波発生回路、鎖歯状波発生回路、正確なパル
ス中を持った非安定マルチノゞィブレ−夕、単安定マル
チパイプレータなど広範囲の民生用、産業用電子回路に
応用できる。
【図面の簡単な説明】
第１図は従来のシュミット回路を示す回路図、第２図は
シュミット回路の動作を説明する特性図、第３図は本発
明によるシュミット回路を示す回路図、第４図、第５図
は本発明の一実施例を示す回路図、第６図は椿開昭４８
一１０２９６び号公報の第！２図をシュミット回路とし
て書き直したものの回路図である。 図中、１０１，１０２は比較器、１０５，１０６は論理
積回路、１０３は第１の比較器、１０４は第２の比較器
、１０７は比較器動作制御回路「 １０８は論理和回路
である。第２図第３図 第６図 第４図 第５図
シュミット回路の動作を説明する特性図、第３図は本発
明によるシュミット回路を示す回路図、第４図、第５図
は本発明の一実施例を示す回路図、第６図は椿開昭４８
一１０２９６び号公報の第！２図をシュミット回路とし
て書き直したものの回路図である。 図中、１０１，１０２は比較器、１０５，１０６は論理
積回路、１０３は第１の比較器、１０４は第２の比較器
、１０７は比較器動作制御回路「 １０８は論理和回路
である。第２図第３図 第６図 第４図 第５図
Claims (1)
- １ 差動形式の入力段を有し、第１の基準電圧と入力信
号を比較する第１の比較器、差動形式の入力段を有し、
第２の基準電圧と上記入力信号を比較する第２の比較器
、上記第１の比較器の出力と上記第２の比較器の出力の
論理和を得る論理和回路を備え、この論理和回路の出力
により上記第２の比較器の入力段のバイアス電流を制御
して上記第２の比較器を動作または停止させ、上記論理
和回路の出力に得られる信号を出力信号とするシユミツ
ト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50122293A JPS6022531B2 (ja) | 1975-10-09 | 1975-10-09 | シユミツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50122293A JPS6022531B2 (ja) | 1975-10-09 | 1975-10-09 | シユミツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5246748A JPS5246748A (en) | 1977-04-13 |
| JPS6022531B2 true JPS6022531B2 (ja) | 1985-06-03 |
Family
ID=14832359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50122293A Expired JPS6022531B2 (ja) | 1975-10-09 | 1975-10-09 | シユミツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022531B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107328A (en) * | 1979-02-08 | 1980-08-18 | Nippon Telegr & Teleph Corp <Ntt> | Binary system for analogous signal |
| JPS5833041B2 (ja) * | 1979-09-11 | 1983-07-16 | 富士機械製造株式会社 | 小型旋盤 |
| JPS57138220A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Data input equipment for logical circuit |
| JPS5854132U (ja) * | 1981-10-06 | 1983-04-13 | 株式会社チノ− | ヒステリシス回路 |
| JP2542575B2 (ja) * | 1985-12-26 | 1996-10-09 | 株式会社東芝 | 波形整形回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535892B2 (ja) * | 1972-04-06 | 1980-09-17 |
-
1975
- 1975-10-09 JP JP50122293A patent/JPS6022531B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5246748A (en) | 1977-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449287B2 (ja) | ||
| JPS6022531B2 (ja) | シユミツト回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JP3179444B2 (ja) | 電源監視回路 | |
| JPH0479171B2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP2687159B2 (ja) | 電源投入時のリセットパルス生成回路 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JP2599429Y2 (ja) | 光電変換回路 | |
| JP2560074B2 (ja) | レーザダイオード駆動回路 | |
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| JP2584137Y2 (ja) | 消費電力制御付ｅｃｌ回路 | |
| JPH0537549Y2 (ja) | ||
| JPH0353803B2 (ja) | ||
| JP2574200Y2 (ja) | 電圧比較回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH09107283A (ja) | レベル変換回路 | |
| JPS6043684B2 (ja) | リミツタ回路 | |
| JPH0259485B2 (ja) | ||
| JPH0936715A (ja) | コンパレータ回路 | |
| JPS6235268A (ja) | 電流検出回路 | |
| JPH0564901U (ja) | 比較回路 | |
| JPH0250513A (ja) | 三角波発生回路 |