JPH0564901U - 比較回路 - Google Patents

Abstract

(57)【要約】 【目的】 本考案は比較回路に関し、温度変化に対して
安定でＩＣ化に適する比較回路を実現することを目的と
する。 【構成】 被比較電圧を基準電圧と比較し、その結果に
応じて出力値を変化させる電圧比較手段１０１と、電圧
比較手段１０１の出力に応じた出力電流Ｉｚを供給する
電流供給手段１０２と、電流供給手段１０２の出力電流
Ｉ_Z が供給され出力電流値に応じた電圧降下ΔＶを生じ
る第１の電圧降下手段１０３とよりなる。前記被比較電
圧は前記第１の電圧降下手段１０３を介して前記電圧比
較手段１０１に供給され、前記電流供給手段１０２は、
前記出力電流Ｉ_Z の温度係数が略ゼロとなるような構成
とされている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は比較回路に係り、特にシステム異常検出回路等に適用される比較回路 に関する。

【０００２】

【従来の技術】

図４（Ａ）、（Ｂ）はそれぞれ従来の比較回路の一例を示す。同図の比較回路 ３、４ではそれぞれ演算増幅器Ａ₁ の非反転入力端子に電流源Ｉ_CC1 とツェナダ イオードＤ₁ との直列回路によって生成される基準電圧が供給される。又、Ａ₁ の反転入力端子には電源電圧Ｖ_CCが抵抗Ｒ₄ 、Ｒ₅ 、あるいはＲ₄ 、Ｒ₅ ’、Ｒ ₅ ”によって分圧された後に供給されている。更に、Ａ₁ の出力端子にはトラン ジスタＱ₃ のベースが接続されており、Ｑ₃ のコレクタは、回路３では帰還抵抗 Ｒ_f を介してＡ₁ の反転入力端子に接続され、回路４では抵抗Ｒ₅ ’、Ｒ₅ ”の 共通の接続点に接続されている。又、回路３では、Ａ₁ の反転入力端子に抵抗Ｒ ₆ を介してノイズ防止用コンデンサＣ_N が接続されている。

【０００３】 これらの回路３、４のそれぞれでは、Ａ₁ の非反転入力端子に供給された前記 基準電圧に比して、Ｖ_CCから抵抗を介してＡ₁ の反転入力端子に供給された電圧 が高い場合にはＡ₁ の出力は低（Ｌ）レベルとされ、逆に低い場合にはＡ₁ の出 力は高（Ｈ）レベルとされる。Ａ₁ の出力がＬレベルの場合にはトランジスタＱ ₃ はオフ状態とされ、Ｑ₃ のコレクタ電流は殆ど流されず、回路３ではＲ₄ 、Ｒ ₆ 、Ｒ_f 、回路４ではＲ₄ 、Ｒ₅ ’をそれぞれ介してＱ₃ のコレクタに流れ込む 電流（帰還電流）は殆どゼロである。

【０００４】 これに対してＱ₃ の出力がＨレベルの場合にはトランジスタＱ₃ はオン状態と され、したがって回路３ではＲ₄ 、Ｒ₆ 、Ｒ_f 、回路４ではＲ₄ 、Ｒ₅ ’をそれ ぞれ介してＱ₃ のコレクタに帰還電流が流れ込む。よってこの場合にはそれぞれ 帰還電流が流される抵抗はそれぞれ電圧降下を生じ、この電圧降下のため、トラ ンジスタＱ₃ のオン、オフのそれぞれの状態によって演算増幅器Ａ₁ が反転する ときのＶ_CCの電圧に差が生ずる。これをヒステリシス特性と称し、安定した電圧 比較動作をおこなう場合に必要とされる一般的特性である。

【０００５】

【考案が解決しようとする課題】

しかるに比較回路３では、回路の低消費電力化の必要性から帰還抵抗Ｒ_f を介 して流される帰還電流を極力小さくする必要があるが、そのためには帰還抵抗Ｒ _f として１０ＭΩ程度の高い値の抵抗を使用することが必要である。このような 高抵抗値の抵抗は、特に前記ヒステリシス特性の精度を高めるために抵抗値の精 度を高めた場合、回路をＩＣ（集積回路）化する際に、この抵抗Ｒf のために広 い面積が必要となる。これは回路の小型化に対する阻害要因となっていた。

【０００６】 又、回路４では、帰還抵抗Ｒ_f を使用しないために上記問題点は生じないが、 演算増幅器Ａ₁ の反転入力端子に直接ノイズ吸収用コンデンサＣ_T を接続するこ ととなり、それによってコンデンサＣ_T の充放電動作の過渡現象がＡ₁ の電圧検 出動作を阻害するという問題点があった。

【０００７】 本考案は上記課題に鑑みてなされたものであり、温度変化に対して安定であり 、ＩＣ化に適する比較回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】

本考案は図１にその原理構成図を示すごとく、被比較電圧を基準電圧と比較し 、その結果に応じて出力値を変化させる電圧比較手段１０１と、電圧比較手段１ ０１の出力に応じた出力電流Ｉｚを供給する電流供給手段１０２と、電流供給手 段１０２の出力電流Ｉ_Z が供給され出力電流値に応じた電圧降下ΔＶを生じる第 １の電圧降下手段１０３とよりなる。前記被比較電圧は前記第１の電圧降下手段 １０３を介して前記電圧比較手段１０１に供給され、前記電流供給手段１０２は 、前記出力電流Ｉ_Z の温度係数が略ゼロとなるような構成とされている

【０００９】

【作用】

本考案では、第１の電圧降下手段１０３に供給される電流Ｉ_Z の温度係数を略 ゼロとしたため、被比較電圧が電圧比較手段１０１に供給される際に介される電 圧降下量ΔＶの温度係数を略ゼロとすることができる。

【００１０】

【実施例】

図２は本考案の一実施例の回路図を示す。同図の比較回路１は、後述するシス テム異常検出回路（以下「ウォッチドッグ回路」と称する）等に適用されるもの であり、電源電圧Ｖ_CCが基準電圧に比して低下した場合にシステムの動作をリセ ットするリセット出力を発生するためのものである。

【００１１】 比較回路１は大略、差動増幅器としての演算増幅器Ａ₁ （前記電圧比較手段） と、演算増幅器Ａ₁ の出力に接続された４個のＮＰＮトランジスタＱ₁ 〜Ｑ₄ と よりなる。演算増幅器Ａ₁ の反転入力端子と電源Ｖ_CCとの間には定電流源Ｉ_CC1 が接続され、反転入力端子と接地との間にはツェナダイオードＤ₁ が接続されて いる。又、電源Ｖ_CCと接地との間には抵抗Ｒ₄ とＲ₅ との直列回路が接続されて おり、抵抗Ｒ₄ とＲ₅ との共通の接続点がヒステリシス用抵抗Ｒ₆ （前記第１の 電圧降下手段）を介して演算増幅器Ａ₁ の非反転入力端子に接続されている。

【００１２】 演算増幅器Ａ₁ の出力端子にはトランジスタＱ₃ のベースが接続されており、 Ｑ₃ のコレクタは抵抗Ｒ₇ を介して電源Ｖ_CCに接続され、Ｑ₃ のエミッタは接地 されている。トランジスタＱ₁ （前記第３のトランジスタ）のコレクタ及びエミ ッタはそれぞれＱ₃ のコレクタ、エミッタに接続されている。又、トランジスタ Ｑ₄ （第１のトランジスタ）のベースはＱ₁ のコレクタに接続されており、Ｑ₄ のコレクタは電源Ｖ_CCに接続され、Ｑ₄ のエミッタは抵抗Ｒ₁ （前記第２の電圧 降下手段）、Ｒ₂ （前記第３の電圧降下手段）の直列回路を介して接地されてい る。又、トランジスタＱ₂ （前記第２のトランジスタ）のベースがＱ₄ のエミッ タに接続されており、Ｑ₂ のコレクタは演算増幅器Ａ₁ の非反転入力端子に接続 され、Ｑ₂ のエミッタは抵抗Ｒ₃ （前記第４の電圧降下手段）を介して接地され ている。なお、四つのトランジスタＱ₁ 〜Ｑ₄ 及び四つの抵抗Ｒ₁ 〜Ｒ₃ 、Ｒ₇ によって前記電流供給手段が構成される。

【００１３】 次に上記構成の比較回路１の動作について説明する。定電流源Ｉ_CC1 から一定 の電流を供給されるツェナダイオードＤ₁ は定電圧源として機能する。このツェ ナダイオードＤ₁ による電圧が基準電圧として演算増幅器Ａ₁ の反転入力端子に 供給される。この基準電圧に比して演算増幅器Ａ₁ の非反転入力端子に供給され る電圧が低い場合にはＡ₁ の出力は低（Ｌ）レベルとなり、逆に高い場合にはＡ ₁ の出力は高（Ｈ）レベルとなる。

【００１４】 ここで、電源Ｖ_CCは、抵抗Ｒ₄ 、Ｒ₅ の直列回路によって分圧され、更にヒス テリシス用抵抗Ｒ₆ を介してＡ₁ の非反転入力端子に供給される。電源Ｖ_CCがゼ ロの状態から除々に上昇するも、Ａ₁ の非反転入力端子に供給される電圧がツェ ナダイオードＤ₁ によって反転入力端子に供給される基準電圧より低い場合、演 算増幅器Ａ₁ の出力は前述のごとくＬレベルである。したがってトランジスタＱ ₃ のベース電流は殆ど流れずＱ₃ がオフ状態であり、Ｑ₃ のコレクタ電流は殆ど 流れない。よってその分トランジスタＱ₄ のベースに電流が流され、Ｑ₄ はオン 状態とされ、Ｑ₄ のエミッタから電流がトランジスタＱ₂ のベースに流れ込み、 Ｑ₂ がオン状態とされる。これによってＱ₂ のコレクタに電流Ｉ_Z （帰還電流） が流れ込み、その電流Ｉ_Z はヒステリシス用抵抗Ｒ₆ 及び抵抗Ｒ₄ を介して電源 Ｖ_CCから供給される。

【００１５】 又、トランジスタＱ₄ がオン状態であるためＱ₁ のベースに電流が流れ込み、 Ｑ₁ はオン状態となっている。ここでＱ₁ のコレクタ電流をＩ₁ と称する。

【００１６】 又、前述のごとく帰還電流Ｉ_Z がヒステリシス用抵抗Ｒ₆ 及び抵抗Ｒ₄ を介し て電源Ｖ_CCから供給されるため、演算増幅器Ａ₁ の反転入力端子に供給される電 圧は、電源Ｖ_CCが抵抗Ｒ₄ 、Ｒ₅ の直列回路によって分圧された後に、前記Ｉ_Z によってヒステリシス用抵抗Ｒ₆ に生ずる電圧降下ΔＶ分低下された値である。 次に電源Ｖ_CCが更に上昇し、抵抗Ｒ₄ 、Ｒ₅ の直列回路、ヒステリシス用抵抗 Ｒ₆ を介して演算増幅器Ａ₁ の非反転入力端子に供給される電圧が前記演算増幅 器Ａ₁ の反転入力端子に供給されている基準電圧に比して増加したとき、Ａ₁ の 出力はＨレベルとなる。このＡ₁ の出力反転時の電源Ｖ_CCの電圧を「上昇時しき い値」と称する。

【００１７】 これによってトランジスタＱ₃ のベースに電流が流れ込み、Ｑ₃ がオン状態と され、Ｑ₃ のコレクタに電流が流れ込む。したがってＲ₇ の電圧降下によってト ランジスタＱ₄ のベース電位が大きく低下し、Ｑ₄ はオフ状態となり、Ｑ₄ のエ ミッタ電流が殆ど流されなくなる。したがってトランジスタＱ₂ 及びＱ₁ のベー スには電流が殆ど流れ込まず、Ｑ₂ 、Ｑ₁ はそれぞれオフ状態となる。したがっ てトランジスタＱ₂ のコレクタ電流Ｉ_Z は殆ど流れず、よってヒステリシス用抵 抗Ｒ₆ には殆ど電流が流れず、Ｒ₆ には殆ど電圧降下が生じない。

【００１８】 次に電源電圧Ｖ_CCが図示せぬ電源供給手段の故障等によって正常な値から減少 した場合、演算増幅器Ａ₁ の非反転入力端子に供給される電圧がＡ₁ の反転入力 端子に供給される基準電圧よりも減少し、演算増幅器Ａ₁ の出力が反転し、再び Ｌレベルとなる。このＡ₁ の出力反転時の電源Ｖ_CCの電圧を「下降時しきい値」 と称する。ただし、ここで電源Ｖ_CCの電圧が上記「下降時しきい値」より大きい 段階では、前述のごとく帰還電流Ｉ_Z が殆ど流れず、ヒステリシス用抵抗Ｒ₆ に は殆ど電流が流れない。よってＲ₆ の電圧降下ΔＶは殆ど生じないとともに、Ｉ _Z が抵抗Ｒ₄ に殆ど流れずＩ_Z ×Ｒ₄ が生じない。

【００１９】 したがって演算増幅器Ａ₁ の非反転入力端子に印加される電圧は、電源Ｖ_CCの 電圧が前記「上昇時しきい値」よりも上記ΔＶ及びＩ_Z ×Ｒ₄ 分低い値となって 初めて演算増幅器Ａ₁ の出力を反転させる電圧値、即ちＡ₁ の反転入力端子に供 給されている前記基準電圧相当値まで下がる。よって上記「下降時しきい値」は 前記「上昇時しきい値」よりも上記ΔＶ及びＩ_Z ×Ｒ₄ 分低い値となる。このよ うに上記「上昇時しきい値」と「下降時しきい値」との間に一定の差が生ずる特 性をヒステリシス特性と称し、安定した電圧比較動作をおこなう場合に必要とさ れる一般的な特性である。

【００２０】 ここで、抵抗Ｒ₃ に印加された電圧をＶ_Z と称する。トランジスタＱ₂ におい てはコレクタ電流Ｉ_Z に比してベース電流の値はほぼ無視できる程度に小さい値 であるため、コレクタ電流Ｉ_Z は、 Ｉ_Z ≒Ｖ_Z ／Ｒ₃ となる。次にこのＶ_Z は、

【００２１】

【数１】

【００２２】 でもとめられる。ここで、 Ｖ_T ＝（ｋＴ／ｑ） ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷を示す。又、Ａ_E1、Ａ_E2はそれぞ れトランジスタＱ₁ 、Ｑ₂ のＰＮ接合の面積を示す。又、 Ａ_E1 ×Ｉ₀ 、Ａ_E2×Ｉ₀ はそれぞれトランジスタの逆方向飽和電流の符号を逆 にした値に略等しい値である。

【００２３】 前記式において、抵抗Ｒ₁ 、Ｒ₂ の相互の比、及び各トランジスタＱ₁ 、Ｑ ₂ のそれぞれのＰＮ接合の面積の相互の比を次に示すごとく適宜設定することに よって、式の温度係数を略ゼロとする。

【００２４】 まずトランジスタＱ₁ のＱ₂ に対するそれぞれのＰＮ接合の面積の比をｎとす る。よって式は次の様になる。

【００２５】

【数２】

【００２６】 ここで

【００２７】

【数３】

【００２８】 、即ち常温におけるＶ_Z の温度に対する変化率を０とする。上式の左辺は、

【００２９】

【数４】

【００３０】 となる。なお、式において、Ｖ_BE2 ’とは、Ｖ_BE2 に含まれるｌｎ（ｎ）を外 に取り出してＶ_BE2 から除いたものである。

【００３１】 この式の括弧内の値はＶ_Z の温度係数であるため、次にこれを０とする。

【００３２】

【数５】

【００３３】 となる。ここで、

【００３４】

【数６】

【００３５】 ともトランジスタのベース・エミッタ間電圧の温度係数であり、相互に等しい

【００３６】

【数７】

【００３７】 とすると、上式は、

【００３８】

【数８】

【００３９】 となる。式が成り立つように抵抗Ｒ₁ 、Ｒ₂ の相互の抵抗値の比、及び各トラ ンジスタＱ₁ 、Ｑ₂ のそれぞれのＰＮ接合の面積の相互の比を適宜設定すればよ い。 又、トランジスタＱ₂ の動作点を適宜設定することによって、抵抗Ｒ₃ の抵抗 値をそれ程大きくせずにＱ₂ のコレクタ電流Ｉ_Z を抑制することができ、ヒステ リシス用抵抗Ｒ₆ に供給する帰還電流Ｉ_Z の電流値を比較的低くすることができ る。本実施例の場合、Ｒ₃ を略１００ｋΩとし、Ｖ_Z を略１００ｍＶとすること によって略１μＡの低電流の電流源を形成することができる。

【００４０】 したがって、比較的低い抵抗値の抵抗を使用して温度によってその電流値が変 化しない低電流の電流源を形成することができる。よって比較回路１の消費電力 を低く抑制することができ、省エネルギー化を図ることができる。更に高精度で 高い抵抗値の抵抗を使用した回路をＩＣ（集積回路）化する際に生ずる製造上の 問題点（特にＩＣの面積が大きくなってしまう）を回避することができ、容易、 安価かつ小型にＩＣ化をおこなうことができる。又、ヒステリシス用抵抗Ｒ₆ に 流される電流Ｉ_Z の温度係数を略ゼロにすることができるため、前記ΔＶ及びＩ _Z ×Ｒ₆ の温度係数を略ゼロとすることができ、温度変化に対してヒステリシス 特性が安定な比較回路を実現することができる。

【００４１】 図３は図２の比較回路１が適用された前記ウォッチドッグ回路を示す。同図の ウォッチドッグ回路２は、この回路が適用される他のロジック回路等のシステム の電源Ｖ_CCと、このシステムの動作の同期信号としての二つのクロックＣＫ１、 ＣＫ２をそれぞれ監視するためのものである。ウォッチドッグ回路２は、ウォッ チドッグ部１０と、電源監視部２０と、クロック監視部３０と、リセット出力部 ４０と、ＲＣＴ部５０とよりなる。ＲＣＴ部５０の演算増幅器Ａ₅₁の非反転入力 端子には、０．８Ｖの電圧が印加されている。

【００４２】 ウォッチドッグ部１０は、大略三つのトランジスタＱ₁₁、Ｑ₁₂、Ｑ₁₃と、三つ のフリップフロップ回路Ｆ₁₁、Ｆ₁₂、Ｆ₁₃と、二つの演算増幅器Ａ₁₁、Ａ₁₂とよ りなる。演算増幅器Ａ₁₂の非反転入力端子には０．２Ｖの電圧が印加されている 。ウォッチドッグ部１０では、入力がそれぞれ否定された後にそれぞれの和をと る論理回路Ｌ₁₁に入力される信号のうちの少なくとも一つが低（Ｌ）レベルであ ればその出力が高（Ｈ）レベルとなる。論理回路Ｌ₁₁からＳ端子にＨレベルの入 力を受けたフリップフロップ回路Ｆ₁₁では、その出力ＱがＨレベルとなり、トラ ンジスタＱ₁₁のベースに電流を流し込み、Ｑ₁₁をオン状態とする。オン状態とさ れたＱ₁₁ではコレクタ電流が流され、このコレクタ電流によって端子Ｔ_C に接続 されたコンデンサＣ_T の電荷を放電する。

【００４３】 又、コンデンサＣ_T の端子電圧が所定のしきい値電圧Ｖ_CTに達すると演算増幅 器Ａ₁₂の反転入力端子に供給される電圧がＡ₁₂のしきい値を越え、Ａ₁₂の出力が Ｈレベルとなる。フリップフロップ回路Ｆ₁₁のリセット端子ＲにこのＡ₁₂のＨレ ベルの出力が入力され、これによってＦ₁₁はリセットされ、そのＱ出力がＬレベ ルとなる。このＬレベルの出力によってトランジスタＱ₁₁のベースには殆ど電流 が流れ込まなくなり、Ｑ₁₁はオフ状態となり、コンデンサＣ_T の電荷の放電が停 止される。

【００４４】 フリップフロップ回路Ｆ₁₂のＬレベルでセットされる端子ＸＳには電源監視部 ２０の出力が接続されている。電源監視部２０は後述するように前記比較回路１ と略同様の機能を有し、電源端子Ｔ_VCC に供給される電源電圧Ｖ_CCがしきい値よ り低い場合には、演算増幅器Ａ₁ の出力がＬレベルとなる。このＬレベルの信号 がフリップフロップ回路Ｆ₁₂の前記ＸＳ端子に入力されるとＦ₁₂がセットされ、 その出力ＱがＨレベルとなる。その信号はリセット出力部４０のＮＯＲ回路Ｌ₄₂ に入力され、それによってＬ₄₂の出力はＬレベルとなり、それがＮＯＴ回路Ｎ₄₁ で反転されてＨレベルとされ、トランジスタＱ₄₁をオン状態とする。よって端子 Ｔ_RST はＬレベルとなる。 次にクロック監視部３０は大略、三つのパルス発生器Ｐ₁ 〜Ｐ₃ と、フリップ フロップ回路Ｆ₃₁とよりなる。この回路３０では、ウォッチドッグ回路２が適用 された前記システムから２種のクロックパルスＣＫ１、ＣＫ２がそれぞれ端子Ｔ _CK1 、Ｔ_CK2 に入力される。パルス発生器Ｐ₁ 、Ｐ₂ はそれぞれＣＫ１、ＣＫ２ の立ち下がりエッジの入力を受けて負のパルスを発生する。フリップフロップ回 路Ｆ₃₁ではパルス発生器Ｐ₁ 、Ｐ₂ のそれぞれから入力される負のパルスを受け てセット及びリセットされ、出力ＱをＨレベル及びＬレベルとする。又、入力さ れた信号を反転した後に積をとる論理回路Ｌ₃₁では、パルス発生器Ｐ₁ 、Ｐ₂ の それぞれから発せられる負のパルスを受けてその間だけＨレベルを出力する。パ ルス発生器Ｐ₃ では、フリップフロップ回路Ｆ₃₁の出力の立ち下がりエッジを受 けて正のパルスを発生する。ＮＡＮＤ回路Ｌ₃₂では、Ｌ₃₁と、Ｐ₃ のそれぞれの 出力を受けて双方ともＨレベルの場合にのみＬレベルの出力をおこなう。

【００４５】 このクロック監視回路３０では、パルスＣＫ１の立ち下がりエッジが入力され たときにフリップフロップ回路Ｆ₃₁がセットされ、次にパルスＣＫ２の立ち下が りエッジが入力されたときにＦ₃₁がリセットされる。このリセットによってＦ₃₁ からパルス発生器Ｐ₃ に立ち下がりエッジが供給され、それによってＰ₃ は正の パルスを発生する。このとき論理回路Ｌ₃₁からはＣＫ２から入力された立ち下が りエッジを受けてパルス発生器Ｐ₂ から発生された負のパルスによるＨレベルの 出力がなされている。したがってＮＡＮＤ回路Ｌ₃₂ではこれらの正のパルス及び Ｈレベルの信号を同時に受けてＬレベルの出力をおこなう。この出力は前記ウォ ッチドッグ部１０の論理回路Ｌ₁₁に入力され、前述のごとくコンデンサＣ_T の電 荷を放電させる。

【００４６】 電源監視部２０は、前記比較回路１と実質的には略同様の回路構成とされてい る。ただし、比較回路１における電流源Ｉ_CC1 は一端が電源端子Ｔ_VCC に接続さ れた抵抗Ｒ₂₀に置き換えられている。又、比較回路１中のヒステリシス用抵抗Ｒ ₆ 、トランジスタＱ₁ 〜Ｑ₄ 、抵抗Ｒ₁ 〜Ｒ₃ 、Ｒ₇ はそれぞれその図示が省略 されている。この回路では、比較回路１同様、電源端子Ｔ_VCC に供給された電源 Ｖ_CCが上昇し前記「上昇時しきい値」に至った際に演算増幅器Ａ₁ の出力はＨレ ベルとなり、下降し前記「下降時しきい値」に至った際にＬレベルとなる。

【００４７】 図４は、図３の回路の動作タイムチャートを示す。同図中、（Ａ）〜（Ｅ）は それぞれ電源電圧Ｖ_CC、クロックＣＫ１、ＣＫ２、コンデンサＣ_T の電圧及び端 子Ｔ_RST から出力されるリセット出力の電圧をそれぞれ示す。同図（Ａ）中、電 源電圧Ｖ_CCが除々に上昇し、時間ａで０．８Ｖに達したとき、リセット出力部４ ０のトランジスタＱ₄₁がオン状態とされ、同図（Ｅ）のリセット出力が略０とな る。更にＶ_CCが上昇し、同図（Ａ）で前記「上昇時しきい値」Ｖ_SHに至った時点 ｂでは、前述のごとく電源監視部２０の出力がＨレベルとなる。この出力がウォ ッチドッグ部１０のフリップフロップ回路Ｆ₁₂のＸＳ端子に入力され、Ｆ₁₂がセ ットされ、そのＸＱ出力がＬレベルとなり、それまでオン状態であったトランジ スタＱ₁₂をオフさせる。

【００４８】 これによってＱ₁₂のコレクタ・エミッタ間の略導通状態が解除され、電流源Ｉ _CC11 を介してコンデンサＣ_T に電荷が充電され始める。よってこの時点ｂから図 ４（Ｄ）のコンデンサＣ_T の電圧が上昇し始める。更にＣ_T の電圧が上昇してし きい値Ｖ_CTに達すると演算増幅器Ａ₁₁のしきい値を越え、Ａ₁₁の出力をＬレベル とする。このＬレベルが論理回路Ｌ₁₁に入力され前述のごとくフリップフロップ 回路Ｆ₁₁をセットし、トランジスタＱ₁₁をオン状態とし、コンデンサＣ_T の電荷 を放電させる。又、Ａ₁₁の出力がＬレベルとなったことによってフリップフロッ プ回路Ｆ₁₂がリセットされる。よってＦ₁₂のＱ出力はＬレベルとなる。更にＡ₁₁ の出力がＬレベルとされたことによってその信号がＮＯＴ回路Ｎ₁₁、ＮＡＮＤ回 路Ｌ₁₂を介してフリップフロップ回路Ｆ₁₃のＸＳ端子に供給され、フリップフロ ップ回路Ｆ₁₃がセットされる。

【００４９】 コンデンサＣ_T の放電によってその電圧が低下し、図４（Ｄ）の時点ｃで略０ ．２Ｖとなると前述のごとく演算増幅器Ａ₁₂の出力がＨレベルとなる。よってこ の出力がＲ端子に入力されてフリップフロップ回路Ｆ₁₁がリセットされ、トラン ジスタＱ₁₁がオフ状態とされ再びコンデンサＣ_T の充電が開始される。又、Ｆ₁₁ のＱ出力がＬレベルとされたことによってその信号がフリップフロップ回路Ｆ₁₃ のＸＲ端子に入力され、Ｆ₁₃がリセットされる。したがってＦ₁₃のＱ出力がＬレ ベルとされ、これが前述のごとくＬレベルとされたフリップフロップ回路Ｆ₁₂の Ｑ出力とともにリセット出力部４０のＮＯＲ回路Ｌ₄₂に入力され、これによって Ｌ₄₂の出力はＨレベルとされ、それがＮＯＴ回路Ｎ₄₁を介して反転されてＬレベ ルとされ、トランジスタＱ₄₁をオフさせる。よって同図（Ｅ）の時点ｃに示すご とくＴ_RST 端子からＨレベルの信号が出力される。

【００５０】 それ以降は、前述のごとくクロック監視部３０によって各クロックＣＫ１、Ｃ Ｋ２のそれぞれが順次入力されることによって略周期的に図４（Ｂ）、（Ｃ）中 のｄ、ｄ’、ｄ”のそれぞれの時点でパルス発生器Ｐ₃ から正のパルスが発生さ れ、それによってウォッチドッグ部１０の論理回路Ｌ₁₁にＬレベルが供給される 。したがってフリップフロップ回路Ｆ₁₁がセットされてトランジスタＱ₁₁がオン 状態とされてｓ同図（Ｂ）、（Ｃ）中のｄ、ｄ’、ｄ”のそれぞれの時点に示す ごとくコンデンサＣ_T が放電されてその電圧が略０．２Ｖとなる。更にそれによ って前述のごとく演算増幅器Ａ₁₂の出力がＨレベルとされ、フリップフロップ回 路Ｆ₁₁がリセットされ、トランジスタＱ₁₁がオフとされてコンデンサＣ_T の充電 が開始される。

【００５１】 電源Ｖ_CCが前記「下降時しきい値」Ｖ_SL以上であり、クロックＣＫ１、ＣＫ２ のそれぞれが正常に周期的に発生されている間は上記動作が繰り返される。した がってリセット出力部４０のトランジスタＱ₄₁がオン状態とされることはなく、 端子Ｔ_RST から出力されるリセット出力はＨレベルが保持される。しかるに図４ の時点ｇに示すごとくクロックＣＫ２は周期的に入力されているがＣＫ１が途絶 えた場合、その後クロック監視部３０のパルス発生器Ｐ₁ は負のパルスを発生せ ず、したがってフリップフロップ回路Ｆ₃₁はパルス発生器Ｐ₂ から発生された負 のパルスによってリセットされた後は再びセットされることがない。よってそれ 以降パルス発生器Ｐ₃ から正のパルスが発生されず、ウォッチドッグ部１０にＬ レベルが供給されることがない。

【００５２】 このようにウォッチドッグ部１０にＬレベルが供給されないとコンデンサＣ_T は放電されず、その電圧は上昇する。図４（Ｄ）中ｈの時点のでこの電圧がしき い値Ｖ_CHに達すると前述のごとくウォッチドッグ部１０の演算増幅器Ａ₁₁の出力 がＬレベルとなり、その信号がＮＯＴ回路Ｎ₁₁、ＮＡＮＤ回路Ｌ₁₂を介してフリ ップフロップ回路Ｆ₁₃のＸＳ端子に供給され、Ｆ₁₃をセットする。ここでＨレベ ルとされたＦ₁₃のＱ出力は、ＡＮＤ回路Ｌ₄₁を介してＮＯＲ回路Ｌ₄₂に供給され 、Ｌ₄₂の出力をＬレベルとする。この信号はＮＯＴ回路Ｎ₄₁で反転されＨレベル とされてトランジスタＱ₄₁をオン状態とする。よって端子Ｔ_RST から供給される リセット出力は図４（Ｅ）のｈの時点に示すごとく略０．２Ｖに立ち下がる。

【００５３】 又、電源端子Ｔ_VCC に電源Ｖ_CCを供給する図示せぬ電源供給手段の故障等によ って図４（Ａ）のｌの時点に示すごとく電源電圧Ｖ_CCが「下降時しきい値」Ｖ_SL まで低下した場合、前述のごとく電源監視回路２０の演算増幅器Ａ₁ の出力はＬ レベルとなる。この信号はウォッチドッグ部１０のフリップフロップ回路Ｆ₁₂の ＸＳ端子に入力され、Ｆ₁₂をセットする。これによってＦ₁₂のＱ出力はＨレベル とされ、その信号を受けたリセット出力部４０のＮＯＲ回路Ｌ₄₂はＬレベルを出 力し、これがＮ₄₁で反転されてトランジスタＱ₄₁をオン状態にする。よって端子 Ｔ_RST から供給されるリセット出力は図３中（Ｅ）のｌの時点に示すごとく略０ ．２Ｖまで立ち下がる。このようにリセット出力を略０とすることによってウォ ッチドッグ回路２が適用されたシステムをリセットし、電源Ｖ_CC低下あるいはク ロックＣＫ１、ＣＫ２の停止等によるシステムの誤動作を防止する。

【００５４】 又、電源監視部２０の端子Ｔ_CNには、コンデンサＣ_N を接続することによって 前記電源供給手段から入力される電源Ｖ_CCに含まれるノイズを吸収させ、それら のノイズによるウォッチドッグ回路２の誤動作等を防止することができる。ここ で前述のごとく電源監視回路２０には前記比較回路１のヒステリシス用抵抗Ｒ₆ に相当する抵抗の図示が省略されており、実際にはノイズ防止用コンデンサＣ_N はこの抵抗Ｒ₆ を介して演算増幅器Ａ₁ に接続されている。したがって電源Ｖ_CC 変動時のコンデンサＣ_N の充放電作用による過渡現象が演算増幅器Ａ₁ の電圧検 出機能に悪影響を与えることが抑制される。

【００５５】 なお、上記実施例は本考案をウォッチドッグ回路に適用した例であったが、こ れに限らず、他の電源監視回路に適用することができることは言うまでもない。

【００５６】

【考案の効果】

上述の如く本考案によれば、被比較電圧が電圧比較手段に供給される際に介さ れる電圧降下量の温度係数を略ゼロとすることができるようにしたため、温度変 化に対して安定したヒステリシス特性を実現することができるとともに、電流制 御手段のＰＮ接合素子の動作点を適宜設定することによって、第１の電圧降下手 段に供給する電流を小さくすることができ、低消費電力化を図ることができると ともに、安価、容易且つ小型にＩＣ化をおこなうことができる。

【図面の簡単な説明】

【図１】本考案の原理回路図である。

【図２】本考案の一実施例の回路図である。

【図３】図２の回路が適用されたウォッチドッグ回路の
回路図である。

【図４】図３の回路の動作タイムチャートである。

【図５】従来の一例の回路図である。

【符号の説明】

１、１００ 比較回路 １０１ 電圧比較手段 １０２ 電流供給手段 Ａ₁ 演算増幅器（電圧比較手段） Ｑ₁ ＮＰＮトランジスタ（第３のトランジスタ） Ｑ₂ ＮＰＮトランジスタ（第２のトランジスタ） Ｑ₄ ＮＰＮトランジスタ（第１のトランジスタ） Ｒ₁ 抵抗（第２の電圧降下手段） Ｒ₂ 抵抗（第３の電圧降下手段） Ｒ₃ 抵抗（第４の電圧降下手段） Ｒ₆ 抵抗（第１の電圧降下手段）

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 被比較電圧を基準電圧と比較し、その結
   果に応じて出力値を変化させる電圧比較手段と、該電圧
   比較手段の出力に応じた出力電流を供給する電流供給手
   段と、該電流供給手段の出力電流が供給され該出力電流
   値に応じた電圧降下を生じる第１の電圧降下手段とより
   なり、 前記被比較電圧は前記第１の電圧降下手段を介して前記
   電圧比較手段に供給され、 前記電流供給手段は、前記出力電流の温度係数が略ゼロ
   となるような構成とされてなる比較回路。
2. 【請求項２】 前記電流供給手段は、前記電圧比較手段
   の出力によって実質的に駆動される第１のトランジスタ
   と、 該第１のトランジスタのエミッタにベースが接続され、
   該第１のトランジスタによって駆動される第２のトラン
   ジスタと、 該第１のトランジスタによって駆動される第３のトラン
   ジスタと、 該第１のトランジスタのエミッタと該第３のトランジス
   タのベースとを接続し、供給される電流値に応じた電圧
   降下を生ずる第２の電圧降下手段と、 第３のトランジスタのベース・エミッタ間を接続し、供
   給される電流値に応じた電圧降下を生ずる第３の電圧降
   下手段と、 該第２のトランジスタのエミッタと該第３のトランジス
   タのエミッタとを接続し、供給される電流値に応じた電
   圧降下を生ずる第４の電圧降下手段とを有し、該第２の
   トランジスタのコレクタ電流を前記出力電流とし、該第
   ４の電圧降下手段に印加される電圧の温度係数を略ゼロ
   とするよう前記第２及び第３の電圧降下手段のそれぞれ
   の電圧降下量の相互の比並びに前記第２及び第３のトラ
   ンジスタのそれぞれのＰＮ接合面積の相互の比を設定し
   てなる請求項１記載の比較回路。