JPS60226067A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS60226067A JPS60226067A JP8144084A JP8144084A JPS60226067A JP S60226067 A JPS60226067 A JP S60226067A JP 8144084 A JP8144084 A JP 8144084A JP 8144084 A JP8144084 A JP 8144084A JP S60226067 A JPS60226067 A JP S60226067A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- reference level
- supplied
- clock signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル信号の再生装置に適用して好適な波
形整形回路に関する。
形整形回路に関する。
背景技術とその問題点
近年、コンパクトディスク（ＣＤ）等、レーザー光線等
を用いて高密度にデジタル信号が記録され案されている
。
を用いて高密度にデジタル信号が記録され案されている
。
第１図はその一例である。同図において、（１）は音声
信号等のデジタル信号が変調された後ピット（信号穴）
として記録されているディスク、（２）はレーザー等に
よりディスク（１）に記録されている信号を再生するピ
ックアップであり、このピックアップ（２）より得られ
る再生データ信号５ＤＡＴＡは高周波増幅器（３）を介
して波形整形回路（４）に供給される。
信号等のデジタル信号が変調された後ピット（信号穴）
として記録されているディスク、（２）はレーザー等に
よりディスク（１）に記録されている信号を再生するピ
ックアップであり、このピックアップ（２）より得られ
る再生データ信号５ＤＡＴＡは高周波増幅器（３）を介
して波形整形回路（４）に供給される。
そして、この波形整形回路（４）で２値化されてデジタ
ル信号ＳＤが得られ、このデジタル信号ｓＤが復調回路
（５）に供給され、その出力側より復調されたデジタル
信号ＳＤが得られる。
ル信号ＳＤが得られ、このデジタル信号ｓＤが復調回路
（５）に供給され、その出力側より復調されたデジタル
信号ＳＤが得られる。
この場合、ピックアップ（２）より得られる再生データ
信号５ＤＡＴＡは、第２図ＡＫ示すよ５に完全なデジタ
ル信号ではなく直流成分に交流成分の重畳した信号であ
り、さらに波形の立上りと立下りもなまっているので、
波形整形回路（４）において正確に再生データ信号５Ｄ
ＡＴＡの２値化を行なうためには、２値化の基準レベル
を何等かの方法で正しく設ψ寸ムとシがＩη嬰である一
例１壷は御飯２図Ａに示すようにこの２値化の基準レベ
ルＶｔｈを一定とすると、本来同図Ｃに示すように得ら
れるべきデジタル信号ＳＤが同図ＢＫ示すように誤って
得られることがある。
信号５ＤＡＴＡは、第２図ＡＫ示すよ５に完全なデジタ
ル信号ではなく直流成分に交流成分の重畳した信号であ
り、さらに波形の立上りと立下りもなまっているので、
波形整形回路（４）において正確に再生データ信号５Ｄ
ＡＴＡの２値化を行なうためには、２値化の基準レベル
を何等かの方法で正しく設ψ寸ムとシがＩη嬰である一
例１壷は御飯２図Ａに示すようにこの２値化の基準レベ
ルＶｔｈを一定とすると、本来同図Ｃに示すように得ら
れるべきデジタル信号ＳＤが同図ＢＫ示すように誤って
得られることがある。
そこで従来、再生データ信号５ＤＡＴＡの２値化を行な
５波形整形回路（４）として、記録されるデジタル信号
は完全にＤＣフリーであることを利用して、デジタル信
号ＳＤの直流分をフィードバックして、２値化の基準レ
ベルＶｔｈの設定を行なうようにしたものが提案されて
いる。
５波形整形回路（４）として、記録されるデジタル信号
は完全にＤＣフリーであることを利用して、デジタル信
号ＳＤの直流分をフィードバックして、２値化の基準レ
ベルＶｔｈの設定を行なうようにしたものが提案されて
いる。
第３図はこれを示すものであり同図において、（６）は
比較器、（７：はローパスフィルタである。比較器（６
）の正端子にはピックアップ（２）からの再生データ信
号５ＤＡＴＡが供給され、その出力側よりデジタル信号
ＳＯが得られ、これが復調回路（５）に供給される。ま
た、比較器（６）の出力側より得られるデジタル信号８
Ｄはｐ−パスフィルタ（７）を介してその直流分が比較
器（６）の負端子に供給され、これが２値化の基準レベ
ルＶｔｈとされる。
比較器、（７：はローパスフィルタである。比較器（６
）の正端子にはピックアップ（２）からの再生データ信
号５ＤＡＴＡが供給され、その出力側よりデジタル信号
ＳＯが得られ、これが復調回路（５）に供給される。ま
た、比較器（６）の出力側より得られるデジタル信号８
Ｄはｐ−パスフィルタ（７）を介してその直流分が比較
器（６）の負端子に供給され、これが２値化の基準レベ
ルＶｔｈとされる。
この第３図例の方法によれば、記録されるデジタル信号
は完全にＤＣフリーであることが要求されるため、この
デジタル信号に直流成分が残っている場合には基準レベ
ルＶｔｈの設定が正しく行なわれない。また、記録され
るデジタル信号が直流成分を含む変調方式で変調されて
いる場合にはこの方法は使えない。
は完全にＤＣフリーであることが要求されるため、この
デジタル信号に直流成分が残っている場合には基準レベ
ルＶｔｈの設定が正しく行なわれない。また、記録され
るデジタル信号が直流成分を含む変調方式で変調されて
いる場合にはこの方法は使えない。
発明の目的
本発明は斯る点に鑑み、記録されるデジタル信号に直流
成分が含まれる場合においても、基準レベルを正確に設
定することができ、常に良好なデジタル信号を得ること
ができるようにしたものである。
成分が含まれる場合においても、基準レベルを正確に設
定することができ、常に良好なデジタル信号を得ること
ができるようにしたものである。
発明の概要
本発明は上記目的を達成するため、出力されるデジタル
信号の立上り及び立下りに夫々同期した第１及び第２の
クロック信号を発生させ、これら第１及び第２のクロッ
ク信号の位相差に応じて２値化の基準レベルの設定を行
なうものである。
信号の立上り及び立下りに夫々同期した第１及び第２の
クロック信号を発生させ、これら第１及び第２のクロッ
ク信号の位相差に応じて２値化の基準レベルの設定を行
なうものである。
本発明はこのように構成され、従来のようにデジタル信
号の直流分をフィードバックして２値化の基準レベルの
設定を行なうものでなく、デジタル信号の立上り及び立
下りの位相差忙応じて２値化の基準レベルの設定を行な
うものであり、直流成分に関する条件を全く用い【いな
いので、記録されるデジタル信号に直流成分が含まれる
場合においても、基準レベルを正確に設定することがで
き、常に良好なデジタル信号を得ることができる。
号の直流分をフィードバックして２値化の基準レベルの
設定を行なうものでなく、デジタル信号の立上り及び立
下りの位相差忙応じて２値化の基準レベルの設定を行な
うものであり、直流成分に関する条件を全く用い【いな
いので、記録されるデジタル信号に直流成分が含まれる
場合においても、基準レベルを正確に設定することがで
き、常に良好なデジタル信号を得ることができる。
実施例
以下、第４図を参照しながら本発明の一実施例について
説明しよう。この第４図において、第３図と対応する部
分には同一符号を付し、その詳細説明は省略する。
説明しよう。この第４図において、第３図と対応する部
分には同一符号を付し、その詳細説明は省略する。
同図において、比較器（６）より得られるデジタル信号
ｓＤは、モノマルチバイブレータ（７１）及び（７２）
に供給される。モノマルチバイブレータ（７１）及び（
７２）は夫々デジタル信号ＳＤの立上り及び立下りでト
リガされ、夫々よりデジタル信号ＳＤの立上り及び立下
りから所定パルス幅Ｗを有するパルス信号ＰＩ及びＰ２
が得られる。
ｓＤは、モノマルチバイブレータ（７１）及び（７２）
に供給される。モノマルチバイブレータ（７１）及び（
７２）は夫々デジタル信号ＳＤの立上り及び立下りでト
リガされ、夫々よりデジタル信号ＳＤの立上り及び立下
りから所定パルス幅Ｗを有するパルス信号ＰＩ及びＰ２
が得られる。
ルス信号ＰｓはＰＩ、Ｌ （フェーズロックループ）回
路（８１）に基準信号として供給され、このＰＬＬ回路
（８１）の出力側からはパルス信号Ｐ１の例えば立下り
に同期した、即ちデジタル信号ＳＤの立上りに同期した
第１のクロック信号ＣＬＫｌが得られる。
路（８１）に基準信号として供給され、このＰＬＬ回路
（８１）の出力側からはパルス信号Ｐ１の例えば立下り
に同期した、即ちデジタル信号ＳＤの立上りに同期した
第１のクロック信号ＣＬＫｌが得られる。
一方、モノマルチバイブレータ（７２）より得られるパ
ルス信号Ｐ２はＰＬＬ回路（８２）に基準信号として供
給され、とのＰＬＬ回路（８２）の出力側からはパルス
信号Ｐ２の例えば立下りに同期した、即ちデジタル信号
ｓＤの立下りに同期した第２のクロック信号ＣＬＫ２が
得られる。
ルス信号Ｐ２はＰＬＬ回路（８２）に基準信号として供
給され、とのＰＬＬ回路（８２）の出力側からはパルス
信号Ｐ２の例えば立下りに同期した、即ちデジタル信号
ｓＤの立下りに同期した第２のクロック信号ＣＬＫ２が
得られる。
ここで、記録されているデジタル信号は、本来同一クロ
ック信号を基糸にしてその立上り及び立下りが規制され
ているので、比較器（６）の負端子に供給される２値化
の基準レベルが正確でデジタル信号ＳＤが正しく得られ
るとき、第１及び第２のクロック信号ＣＬＫ１及びＣＬ
Ｋ２の位相は等しくなり、その他のときには夫々の位相
は異なったものとなる。本例においては、この点を考慮
してこれら第４′ＴＬＶｒｈｔｔｌ’ｉ／ｒＶＡ＋＋＋
ｔＪ）１ノ１ミド５Ｌ／ＮＴＶ−ｕＹＫρＴ−Ｉ／−ｔ
Ｔｓｋ’ｔうト１１差に応じて２値化の基準レベルＶｔ
ｈを設定するものである。
ック信号を基糸にしてその立上り及び立下りが規制され
ているので、比較器（６）の負端子に供給される２値化
の基準レベルが正確でデジタル信号ＳＤが正しく得られ
るとき、第１及び第２のクロック信号ＣＬＫ１及びＣＬ
Ｋ２の位相は等しくなり、その他のときには夫々の位相
は異なったものとなる。本例においては、この点を考慮
してこれら第４′ＴＬＶｒｈｔｔｌ’ｉ／ｒＶＡ＋＋＋
ｔＪ）１ノ１ミド５Ｌ／ＮＴＶ−ｕＹＫρＴ−Ｉ／−ｔ
Ｔｓｋ’ｔうト１１差に応じて２値化の基準レベルＶｔ
ｈを設定するものである。
ＰＬＬ回路（８１）及び（８２）より得られるクロック
信号ＣＩＪＫ、及びＣＬＫ２は位相比較器（９）に供給
されて夫々の位相が比較される。
信号ＣＩＪＫ、及びＣＬＫ２は位相比較器（９）に供給
されて夫々の位相が比較される。
また第４図において、ａｌは２値化の基準レベルＶｔｈ
となる電圧を出力するチャージポンプであり、このチャ
ージポンプ帥の出力電圧はリミッタα１１を介して比較
器（６１の負端子に２値化の基準レベルＶｔｈとして供
給される。
となる電圧を出力するチャージポンプであり、このチャ
ージポンプ帥の出力電圧はリミッタα１１を介して比較
器（６１の負端子に２値化の基準レベルＶｔｈとして供
給される。
上述したように基準レベルＶｔｈが正確でないとき、ク
ロック信号ＣＬＫＩ及びＣＩＫ２の位相が異なるものと
なるので、位相比較器（９）からは、その位相差に応じ
てアップ信号Ｓｕｐあるいはダウン信号Ｓｄｏｗｎが出
力され、チャージポンプ帥に出力電圧の制御信号として
供給される。そして、クロック信号ＣＬＫｉ及びＣＬＫ
２の位相が等しくなるように基準レベルＶｔｈとなる出
力電圧の値が増加あるいは減少される。そして、クロッ
ク信号ＣＬＫ、及びＣＬＫ２の位相が等しくなったとき
には、アップ信号Ｓｕｐもダウン信号Ｓｄｏｗｎも出力
されず、チャージポンプａ〔においてはそのときの出力
電圧が維持される。
ロック信号ＣＬＫＩ及びＣＩＫ２の位相が異なるものと
なるので、位相比較器（９）からは、その位相差に応じ
てアップ信号Ｓｕｐあるいはダウン信号Ｓｄｏｗｎが出
力され、チャージポンプ帥に出力電圧の制御信号として
供給される。そして、クロック信号ＣＬＫｉ及びＣＬＫ
２の位相が等しくなるように基準レベルＶｔｈとなる出
力電圧の値が増加あるいは減少される。そして、クロッ
ク信号ＣＬＫ、及びＣＬＫ２の位相が等しくなったとき
には、アップ信号Ｓｕｐもダウン信号Ｓｄｏｗｎも出力
されず、チャージポンプａ〔においてはそのときの出力
電圧が維持される。
リミッタαＤは、回路が正常に動作しなかった場合でも
、比較器（６）の負端子に供給される基準レベルＶｔｈ
がある程度の範囲内に収まるようにするためのものであ
る。
、比較器（６）の負端子に供給される基準レベルＶｔｈ
がある程度の範囲内に収まるようにするためのものであ
る。
尚、ＰＬＬ回路（８１）より得られる第１のクロック信
号ＣＬＫｔは復調回路（５）に復調クロック信号として
供給される。
号ＣＬＫｔは復調回路（５）に復調クロック信号として
供給される。
以上の構成において、比較器（６１の正端子に供給され
る再生データ信号５ＤＡＴＡに対し、その負端子に供給
される２値化の基準レベルＶｔｈが正確であるとき（第
５図Ａに図示）、比較器（６）の出力側からは第５図Ｂ
に示すような誤りのないデジタル信号８Ｄが得られ、モ
ノマルチバイブレータ（７１）及び（７２）より得られ
るパルス信号Ｐ、及びＰ２は、夫々同図Ｃ及びＤに示す
ようになり、さらにＰＬＬ回路（８１）及び（８２）よ
り得られる第１及び第２のクロック信号ＣＬＫ１及びＣ
ＬＫ２は、夫々同図Ｅ及びＦに示すようになる。従って
、第１及び第２のクロック信号ＣＬＫ、及びＣＬＫ２の
位相は等しく、チャージポンプ（１αにはアップ信号Ｓ
ｕｐもダウン信号ｓｄいも供給されず、基準レベルＶｔ
ｈはそのままの値を維持する。
る再生データ信号５ＤＡＴＡに対し、その負端子に供給
される２値化の基準レベルＶｔｈが正確であるとき（第
５図Ａに図示）、比較器（６）の出力側からは第５図Ｂ
に示すような誤りのないデジタル信号８Ｄが得られ、モ
ノマルチバイブレータ（７１）及び（７２）より得られ
るパルス信号Ｐ、及びＰ２は、夫々同図Ｃ及びＤに示す
ようになり、さらにＰＬＬ回路（８１）及び（８２）よ
り得られる第１及び第２のクロック信号ＣＬＫ１及びＣ
ＬＫ２は、夫々同図Ｅ及びＦに示すようになる。従って
、第１及び第２のクロック信号ＣＬＫ、及びＣＬＫ２の
位相は等しく、チャージポンプ（１αにはアップ信号Ｓ
ｕｐもダウン信号ｓｄいも供給されず、基準レベルＶｔ
ｈはそのままの値を維持する。
一方、比較器（６）の正端子に供給される再生データ信
号５ＤＡＴＡに対し、その負端子に供給される２値化の
基準レベルＶｔｈが正確でないとき（第６図Ａに図示）
、比較器（６）の出力側からは第６ｉＢに示すような誤
ったデジタル信号ｓＤが得られ、パルス信号Ｐ１及びＰ
２は夫々同図Ｃ及びＤに示すようになり、さらに第１及
び第２のクロック信号ＣＬＫ１及びＣＩＫ２は夫々同図
Ｅ及びＦに示すようになる。従って、第１及び第２のク
ロックｍの位相は異なり、チャージポンプα〔Ｋは、こ
の場合ダウン信号Ｓｄｏｗｎが供給され、基準レベルＶ
ｔｈＯ値が減少制御され、最終的に１第６図Ａの破線で
示す正確な値まで制御され、比較器（６１の出力側から
課りのないデジタル信号ＳＤが得られるようにされる。
号５ＤＡＴＡに対し、その負端子に供給される２値化の
基準レベルＶｔｈが正確でないとき（第６図Ａに図示）
、比較器（６）の出力側からは第６ｉＢに示すような誤
ったデジタル信号ｓＤが得られ、パルス信号Ｐ１及びＰ
２は夫々同図Ｃ及びＤに示すようになり、さらに第１及
び第２のクロック信号ＣＬＫ１及びＣＩＫ２は夫々同図
Ｅ及びＦに示すようになる。従って、第１及び第２のク
ロックｍの位相は異なり、チャージポンプα〔Ｋは、こ
の場合ダウン信号Ｓｄｏｗｎが供給され、基準レベルＶ
ｔｈＯ値が減少制御され、最終的に１第６図Ａの破線で
示す正確な値まで制御され、比較器（６１の出力側から
課りのないデジタル信号ＳＤが得られるようにされる。
は逆に増加制御され、正確な値まで制御される。
また第４図において、０はレベル比較器であり、このレ
ベル比較器（１２１には位相比較器（９）より比較誤差
信号が供給される。そして、このレベル比較器ｆｉｚか
らは比較誤差信号のレベルが所定レベル以下のとき、例
えば高レベルの信号Ｓｄが得られる。
ベル比較器（１２１には位相比較器（９）より比較誤差
信号が供給される。そして、このレベル比較器ｆｉｚか
らは比較誤差信号のレベルが所定レベル以下のとき、例
えば高レベルの信号Ｓｄが得られる。
この信号Ｓｄが得られる場合、ＰＬＬ回路（８１）及び
（８２）の同期が完了したものとみることができる。従
って、この信号Ｓｄを例えば出力のミューティング信号
として使うことができる。
（８２）の同期が完了したものとみることができる。従
って、この信号Ｓｄを例えば出力のミューティング信号
として使うことができる。
以上述べたよ５に本例によれば、デジタル信号ＳＤの立
上り及び立下りに同期した第１及び第２のり四ツク信号
ＣＬＫ、及びＣＬＫ２の位相差により２値化の基準レベ
ルＶｔｂが正確な値に制御されるものであり、直流成分
に関する条件を全く用いていないので、記録されるデジ
タル信号に直流成分が含まれる場合においても、基準レ
ベルＶｔｈを正確に設定することができ、常に良好なデ
ジタル信号ＳＤを得ることができる。
上り及び立下りに同期した第１及び第２のり四ツク信号
ＣＬＫ、及びＣＬＫ２の位相差により２値化の基準レベ
ルＶｔｂが正確な値に制御されるものであり、直流成分
に関する条件を全く用いていないので、記録されるデジ
タル信号に直流成分が含まれる場合においても、基準レ
ベルＶｔｈを正確に設定することができ、常に良好なデ
ジタル信号ＳＤを得ることができる。
ａＭ、Ｌ 牙−ｆ−１，−二＋＾イ１ ％ −？ｌ−１
−、ａ”、４ ｙ −・シＪＪ ＋／ゴｔｔａの出力電
圧のオフセットを調整できるようにしてもよいし、この
出力電圧を増幅してから比較器（６）の負端子に供給し
て回路の応答特性を上げるようにしてもよい。
−、ａ”、４ ｙ −・シＪＪ ＋／ゴｔｔａの出力電
圧のオフセットを調整できるようにしてもよいし、この
出力電圧を増幅してから比較器（６）の負端子に供給し
て回路の応答特性を上げるようにしてもよい。
次に、第７図を参照しながら本発明の他の実施例につい
て説明しよう。この第７図において、第４図と対応する
部分には同一符号を付し、その詳細説明は省略する。
て説明しよう。この第７図において、第４図と対応する
部分には同一符号を付し、その詳細説明は省略する。
上述一実施例においては、２個のモノマルチバイブレー
ク（７１）及び（７２）を使用するものである。
ク（７１）及び（７２）を使用するものである。
この場合、夫々のモノマルチバイブレータ（７１）及び
（７２）を構成するコンデンサの温度特性等の違いから
１、夫々より得られるパルス信号Ｐ１及びＰ２のパルス
幅が異って変化し、これに伴ってＰＬＬ回路（８１）及
び（８２）より得られるりｐツク信号ｃＬＫｉ及びＣＩ
ＪＫ２の位相も異って変化し、２値化の基準レベルＶｔ
ｈが正しく設定されなくなることがある。
（７２）を構成するコンデンサの温度特性等の違いから
１、夫々より得られるパルス信号Ｐ１及びＰ２のパルス
幅が異って変化し、これに伴ってＰＬＬ回路（８１）及
び（８２）より得られるりｐツク信号ｃＬＫｉ及びＣＩ
ＪＫ２の位相も異って変化し、２値化の基準レベルＶｔ
ｈが正しく設定されなくなることがある。
本例はこれを解決するもので、１個のモノマルチバイブ
レータを使用するものである。
レータを使用するものである。
第７図において、比較器（６）より得られるデジタル信
号８Ｄは、直接及び遅延時間τの遅延線（１３１を介し
てエクスクル−シブオア回路Ｑ４）に供給され、その出
力はモノマルチバイブレークａ９に供給される。そして
、モノマルチバイブレークａ９はエクスクル−シブオア
回路Ｉの出力の立上りでトリガされ、これより所定パル
ス幅Ｗのパルス信号Ｐが得られる。
号８Ｄは、直接及び遅延時間τの遅延線（１３１を介し
てエクスクル−シブオア回路Ｑ４）に供給され、その出
力はモノマルチバイブレークａ９に供給される。そして
、モノマルチバイブレークａ９はエクスクル−シブオア
回路Ｉの出力の立上りでトリガされ、これより所定パル
ス幅Ｗのパルス信号Ｐが得られる。
モノマルチバイブレータａ９より得られるパルス信号Ｐ
はアンド回路（１６１）及び（１６２）に供給される。
はアンド回路（１６１）及び（１６２）に供給される。
また、比較器（６）より得られるデジタル信号ＳＤはア
ンド回路（１６１）に供給されると共に、インバータ卸
な介してアンド回路（１６２）に供給される。
ンド回路（１６１）に供給されると共に、インバータ卸
な介してアンド回路（１６２）に供給される。
そして、アンド回路（１６１）及び（１６２）より得ら
れるパルス信号Ｐ１′及びＰ２′は夫々ＰＬＬ回路（８
１）及び（８２）に供給される。
れるパルス信号Ｐ１′及びＰ２′は夫々ＰＬＬ回路（８
１）及び（８２）に供給される。
その他は第４図例と同様に構成される。
本例において、比較器（６）より得られるデジタル信号
ＳＤが第８図Ａに示すようであるとき、遅延線ｔ１３１
からは同図Ｂに示すようにτだけ遅延された信号が得ら
れ、エクスクル−シブオア回路（１４１からは同図Ｃに
示すような信号が得られる。そして、モノマルチバイブ
レータＱ９からは同図りに示すようなパルス信号Ｐが得
られ、アンド回路（１６１）及び（１６２）からは夫々
間１ｇ−Ｅ及びＦに示すようなバおいて、モノマルチバ
イブレータ（７１）及び（７２）より得られるパルス信
号Ｐ１及びＰ２と同様のものである。従って、本例にお
いても、上述一実施例と同様の動作をし、同様の作用効
果を得ることができる。さらに、本例によれば１個のモ
ノマルチバイブレータ１１５＋を使用するものであるか
ら、上述一実施例のように２個のモノマルチバイブレー
タ（７１）ｔ（７２）を使用するときのような問題を生
じることがない。
ＳＤが第８図Ａに示すようであるとき、遅延線ｔ１３１
からは同図Ｂに示すようにτだけ遅延された信号が得ら
れ、エクスクル−シブオア回路（１４１からは同図Ｃに
示すような信号が得られる。そして、モノマルチバイブ
レータＱ９からは同図りに示すようなパルス信号Ｐが得
られ、アンド回路（１６１）及び（１６２）からは夫々
間１ｇ−Ｅ及びＦに示すようなバおいて、モノマルチバ
イブレータ（７１）及び（７２）より得られるパルス信
号Ｐ１及びＰ２と同様のものである。従って、本例にお
いても、上述一実施例と同様の動作をし、同様の作用効
果を得ることができる。さらに、本例によれば１個のモ
ノマルチバイブレータ１１５＋を使用するものであるか
ら、上述一実施例のように２個のモノマルチバイブレー
タ（７１）ｔ（７２）を使用するときのような問題を生
じることがない。
尚、上述実施例では本発明による波形整形回路を光学的
なディスク再生装置に適用したものであるが、その他の
デジタル信号の再生装置に適用で受信装置にも適用する
ことができる。
なディスク再生装置に適用したものであるが、その他の
デジタル信号の再生装置に適用で受信装置にも適用する
ことができる。
発明の効果
以上述べた実施例からも明らかなように本発明によれば
、出力されるデジタル信号の立上り及び立下りの位相差
に応じて２値化の基準レベルの設定を行なうものであり
、直流成分に関する条件を全く用いていないので、記録
されるデジタル信号に直流分が含まれる場合においても
、基準レベルを正確に設定することができ、常に良好な
デジタル信号を得ることができる。
、出力されるデジタル信号の立上り及び立下りの位相差
に応じて２値化の基準レベルの設定を行なうものであり
、直流成分に関する条件を全く用いていないので、記録
されるデジタル信号に直流分が含まれる場合においても
、基準レベルを正確に設定することができ、常に良好な
デジタル信号を得ることができる。
第１図はデジタル信号の再生装置の一例を示す構成図、
第２図はその説明のための波形図、第３図は波形整形回
路の従来例を示す構成図、第４図は本発明の一実施例を
示す構成図、第５図及び第６図は夫々その説明のための
波形図、第７図は本発明の仙の実施例を示す構成図、第
８図はその説明のための図である。 （４１は波形整形回路、（６）は比較器、（７１）及び
（７２）は夫々ＰＬＬ回路、（９）は位相比較器、ａα
はチャージポンプである。 ′ミさ− 第１図 第４図 第８図
第２図はその説明のための波形図、第３図は波形整形回
路の従来例を示す構成図、第４図は本発明の一実施例を
示す構成図、第５図及び第６図は夫々その説明のための
波形図、第７図は本発明の仙の実施例を示す構成図、第
８図はその説明のための図である。 （４１は波形整形回路、（６）は比較器、（７１）及び
（７２）は夫々ＰＬＬ回路、（９）は位相比較器、ａα
はチャージポンプである。 ′ミさ− 第１図 第４図 第８図
Claims (1)
- 再生データ信号を所定レベルでスライスしてデジタル信
号を得る手段と、上記デジタル信号の立上りのみに同期
した第１のクロック信号を発生する手段と、上記デジタ
ル信号の立下りのみに同期した第２のり四ツク信号を発
生する手段と、上記第１及び第２のクロック信号の位相
を比較する位相比較器とを備え、上記位相比較器の出力
に応じて上記スライスレベルを制御するようにしたこと
を特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8144084A JPS60226067A (ja) | 1984-04-23 | 1984-04-23 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8144084A JPS60226067A (ja) | 1984-04-23 | 1984-04-23 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60226067A true JPS60226067A (ja) | 1985-11-11 |
Family
ID=13746451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8144084A Pending JPS60226067A (ja) | 1984-04-23 | 1984-04-23 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60226067A (ja) |
-
1984
- 1984-04-23 JP JP8144084A patent/JPS60226067A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001593B1 (ko) | 디지탈신호 재생회로 | |
| JPH0339352B2 (ja) | ||
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JPH0247653Y2 (ja) | ||
| JPH0317250B2 (ja) | ||
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH0249573B2 (ja) | ||
| JPS5913484A (ja) | カラ−映像信号処理回路 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPS63111724A (ja) | クロツク再生位相同期回路 | |
| JPH0119275Y2 (ja) | ||
| JP3212201B2 (ja) | 時間軸補正回路 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPH0211048B2 (ja) | ||
| JPS5989052A (ja) | ビツト同期回路 | |
| JPH0644809B2 (ja) | 音声信号の再生位相制御回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH0727694B2 (ja) | クロツク再生位相同期回路 | |
| JPH1069734A (ja) | 再生装置 | |
| JPH0682493B2 (ja) | デイジタル信号再生装置 | |
| JPS63111725A (ja) | クロツク再生位相同期回路 | |
| JPS6292171A (ja) | ビデオデイスク再生装置 | |
| JPS62132271A (ja) | デ−タセパレ−タ回路 |