JPS6022828A - Ｆｍ信号発生器 - Google Patents
Ｆｍ信号発生器Info
- Publication number
- JPS6022828A JPS6022828A JP58130193A JP13019383A JPS6022828A JP S6022828 A JPS6022828 A JP S6022828A JP 58130193 A JP58130193 A JP 58130193A JP 13019383 A JP13019383 A JP 13019383A JP S6022828 A JPS6022828 A JP S6022828A
- Authority
- JP
- Japan
- Prior art keywords
- controlled oscillator
- voltage controlled
- frequency
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 2
- 238000001914 filtration Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241000270666 Testudines Species 0.000 description 1
- 241000307523 Xenostegia media Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は１周波数変調（ＦＭ変調）された任意の周波
数の信号を出力することができるＦＭ信信号発生上係わ
り、特に、そのＦＭ基準信号源を形成するＦＭ信号発生
ＰＬＬ回路に関するものである。
数の信号を出力することができるＦＭ信信号発生上係わ
り、特に、そのＦＭ基準信号源を形成するＦＭ信号発生
ＰＬＬ回路に関するものである。
電子機器における調整用の標準信号発生器等においては
、周波数変調された信号源が要求され、かつ、その中心
周波数が変化できるようなＦＭ信号発生器が必要となる
。
、周波数変調された信号源が要求され、かつ、その中心
周波数が変化できるようなＦＭ信号発生器が必要となる
。
第】図はか〜るＦＭ信号発生器の回路例を示Ｌ−たもの
で、１０はＦＭ変調信号ｅｍで周波数変調されるＦＭ基
準信号源、２０は位相検出器、３０はＦＭ変調信号ｅＩ
１．ｌの周波数より高い周波数をカットするローパスフ
ィルタ、４０は電圧制御発振器（ＶＣＯ）、５０は分周
回路でその分周比Ｎは可変できるものである。
で、１０はＦＭ変調信号ｅｍで周波数変調されるＦＭ基
準信号源、２０は位相検出器、３０はＦＭ変調信号ｅＩ
１．ｌの周波数より高い周波数をカットするローパスフ
ィルタ、４０は電圧制御発振器（ＶＣＯ）、５０は分周
回路でその分周比Ｎは可変できるものである。
このようなブロック回路は良く知られているように、Ｆ
Ｍ基基準信号源１０岡 御発振を４０のｘＡ撮周波数ｆ．をＮ分周した周波（
Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ ）回路を構成するも
のである。
Ｍ基基準信号源１０岡 御発振を４０のｘＡ撮周波数ｆ．をＮ分周した周波（
Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ ）回路を構成するも
のである。
したがって、今、ＦＭ変調信号ｅ０が０であれば，を圧
制御発振器４０の発振周波数ｆ．はＦＭ基準（１号源１
０の中心周波数ｆ０に対しｆ，＝Ｎ−ｆ。
制御発振器４０の発振周波数ｆ．はＦＭ基準（１号源１
０の中心周波数ｆ０に対しｆ，＝Ｎ−ｆ。
となり１分周比Ｎｖ変化させることによって任意の周波
数ケ出力することができる。
数ケ出力することができる。
又、ＦＭ変調信号ｅゆを加えＦＭ基基準信号源１０同
偏移に対応して電圧制御発振器４０の発振周波数ｆ．も
変化し、ｆ，＝Ｎ−ｆ，のＦＭ信号が出力される。
変化し、ｆ，＝Ｎ−ｆ，のＦＭ信号が出力される。
ところで、上述したようなＦＭＭ準信号源１０としては
周波数安定度の高いものが好ま（７いが、周波数安定度
の高い、例えは水晶発振器等を採用すると、大きな周波
数偏移を得ることができないという問題があり、逆に比
較的周波数変調がか（り易いＬＣ回路からなるＬＣ’Ｊ
振器な採用すると、周波数偏移が小さい場合に、ＬＣ発
振器の中心周波数変動がＦＭ変調信号ｅｌＩ＋を加えた
時の周波数偏移に比べ℃無視しえない値となり、電圧制
御４１発振器４０から出力される信号の中心周波数精度
が著るしく悪化するという問題がある。
周波数安定度の高いものが好ま（７いが、周波数安定度
の高い、例えは水晶発振器等を採用すると、大きな周波
数偏移を得ることができないという問題があり、逆に比
較的周波数変調がか（り易いＬＣ回路からなるＬＣ’Ｊ
振器な採用すると、周波数偏移が小さい場合に、ＬＣ発
振器の中心周波数変動がＦＭ変調信号ｅｌＩ＋を加えた
時の周波数偏移に比べ℃無視しえない値となり、電圧制
御４１発振器４０から出力される信号の中心周波数精度
が著るしく悪化するという問題がある。
この発明は、か〜る実状にかんがみてなされたもので、
周波数安定度の高い第１の信号源と、周波数変調が深く
か−る第２の信号源を備え、これらの信号源’４１つの
ＰＬＬ＠略内に配置することによって周波数偏移な広い
範囲で可変すると共に。
周波数安定度の高い第１の信号源と、周波数変調が深く
か−る第２の信号源を備え、これらの信号源’４１つの
ＰＬＬ＠略内に配置することによって周波数偏移な広い
範囲で可変すると共に。
信号源の周波数変動も実用上問題とならないようにした
ＦＭ信号発生器な提供するものである。
ＦＭ信号発生器な提供するものである。
以下、この発明の概要を図面に基づいて説明する。
第２図はこの発明の一実施例火ブロック図と［。
たもので、特に、図中のＦＭ基基準４婦徴ケ有している
。なお、第１図と同一記号は同一機能を示すブロック台
である。
。なお、第１図と同一記号は同一機能を示すブロック台
である。
この発明のＦＭ信号発生器では、ＦＭＭ準信号源１０と
して、周波数安定度の商い第１の電圧制御発振器１６と
、大きい周波数偏移が得られる第２の電圧制御発振器１
７が備えてあり、これらがＦＭ変変調１縛 ットオフ周波数より十分高いときはＰＬＬ回路によって
参照信号ｅｒで位相回期されるように構成されている。
して、周波数安定度の商い第１の電圧制御発振器１６と
、大きい周波数偏移が得られる第２の電圧制御発振器１
７が備えてあり、これらがＦＭ変変調１縛 ットオフ周波数より十分高いときはＰＬＬ回路によって
参照信号ｅｒで位相回期されるように構成されている。
すなわち、１１は参照信号・ｅｌと前記第１．第２の電
圧制御発振器１６．又は１７のいずれかの発振周波数と
の位相差！検出する位相検出器，１２はフィルタ、１３
は直流増幅器．又は減衰器等からなる利得制御回路、１
４はＦＭ変調信号ｅｍと周波数制御信号の加算回路、１
５はＦＭ変調信号源である。
圧制御発振器１６．又は１７のいずれかの発振周波数と
の位相差！検出する位相検出器，１２はフィルタ、１３
は直流増幅器．又は減衰器等からなる利得制御回路、１
４はＦＭ変調信号ｅｍと周波数制御信号の加算回路、１
５はＦＭ変調信号源である。
なお、１８は分周回路であり、ＰＬＬ回路が動作してい
るときは参照信号ｅｒ の周波数と、前記第１．又は第
２の電圧制御発振器１６．１７の発振周波数（中心周波
数）を１にした信号と一致させるものである。
るときは参照信号ｅｒ の周波数と、前記第１．又は第
２の電圧制御発振器１６．１７の発振周波数（中心周波
数）を１にした信号と一致させるものである。
又、ＳＩは前記第１．第２の電圧制御発振器１６、又は
１７のいずれかを選択するスイッチで、このスイッチＳ
１の切り替えと同時にＰＩ，Ｌ回路のループゲイン？：
ｇ整している利得制御回路１３の利得を変更するもので
ある。
１７のいずれかを選択するスイッチで、このスイッチＳ
１の切り替えと同時にＰＩ，Ｌ回路のループゲイン？：
ｇ整している利得制御回路１３の利得を変更するもので
ある。
この発明のＦＭ信号発生器は上記したような構成とされ
ているので、ＦＭ基準信号源１ｏからは周波数安定度ひ
高い第】の電圧制御発振器１６又は周波数偏移を大きく
できる第２の電圧制御発振器１７からの信号がスイッチ
Ｓ、の切り替えによって出力される。
ているので、ＦＭ基準信号源１ｏからは周波数安定度ひ
高い第】の電圧制御発振器１６又は周波数偏移を大きく
できる第２の電圧制御発振器１７からの信号がスイッチ
Ｓ、の切り替えによって出力される。
そして、前記第１．第２の電圧制御発振器１６゜１７は
ＰＬＬ回路により参照信号ｅ、と位相同期される。
ＰＬＬ回路により参照信号ｅ、と位相同期される。
今、ＦＭ変調信号ｅＩＴｌが印加され、第１．第２の電
圧制御発振器１６．１１にＦＭががげられると、参照信
号ｅｒ は無変調とされているので、位相検出器１１の
出力には前記ＦＭ変調信号ｅｌ、ｌが出力される。
圧制御発振器１６．１１にＦＭががげられると、参照信
号ｅｒ は無変調とされているので、位相検出器１１の
出力には前記ＦＭ変調信号ｅｌ、ｌが出力される。
フィルタ１２のカットオフ周波数はこのＦＭ変調信号輸
の周波数粍より充分低い値とされているので、フィルタ
１２はＦＭ変調信号成分を通過せず、直流成分に近い制
御信号のみを通過させる。
の周波数粍より充分低い値とされているので、フィルタ
１２はＦＭ変調信号成分を通過せず、直流成分に近い制
御信号のみを通過させる。
そのため参照信号ｅ、の周波数と、第１又は第２の電圧
制御発振器１６．１７の中心周波数を−に■１ した信号が一致することになり、中心周波数は参照信号
ｅ、にフェーズロックされる。すなわち、第１．第２の
電圧制御発振器１ｆｉ、１７自体の周波数安定度が多少
悪くても問題が１工い。この発明では、この状態なＦＭ
−ＡＣモードと称している。。
制御発振器１６．１７の中心周波数を−に■１ した信号が一致することになり、中心周波数は参照信号
ｅ、にフェーズロックされる。すなわち、第１．第２の
電圧制御発振器１ｆｉ、１７自体の周波数安定度が多少
悪くても問題が１工い。この発明では、この状態なＦＭ
−ＡＣモードと称している。。
ところで、第１の電圧制御発振器１６は周波数安定度の
高い水晶発振器等で構成されており、制御電圧の変化に
対する周波数偏移、つまり変換利得が小さく、第２の電
圧制御発振器ＩＴは大きい周波数偏移が得られるように
ＬＣｙＡ振器等によって構成されており、その変換利得
は太きい。したがって、第１の電圧制御発振器１６がス
イッチＳ。
高い水晶発振器等で構成されており、制御電圧の変化に
対する周波数偏移、つまり変換利得が小さく、第２の電
圧制御発振器ＩＴは大きい周波数偏移が得られるように
ＬＣｙＡ振器等によって構成されており、その変換利得
は太きい。したがって、第１の電圧制御発振器１６がス
イッチＳ。
で選択されている時のループケインの方が、第２の電圧
制御発振器１Ｔが選択されている時のループでインより
／Ｊ’ｓさくなるので、この両者の場合でＰＬＬ回路の
応答特性が異なることになり好ましくない。そのため、
この発明ではスイッチＳ、の選択に応じて利得制御回路
１３の利得を変更し。
制御発振器１Ｔが選択されている時のループでインより
／Ｊ’ｓさくなるので、この両者の場合でＰＬＬ回路の
応答特性が異なることになり好ましくない。そのため、
この発明ではスイッチＳ、の選択に応じて利得制御回路
１３の利得を変更し。
いずれの電圧制御発振器（１６，１７）が選択されてい
る時も同一のループゲイン（応答特性）で働（ように制
御する。そのため利得制御回路１３と［、ては可変利得
形の増幅器、又は可変減衰器等が採用される。
る時も同一のループゲイン（応答特性）で働（ように制
御する。そのため利得制御回路１３と［、ては可変利得
形の増幅器、又は可変減衰器等が採用される。
スイッチＳ、はＦＭ変調信号ｅｍの周波数がフィルタ１
２０力ツトオフ周波数以下にまで低下する場合に閉成と
するものである。すなわち、ＦＭ変調信号ｅｌＴｌの周
波数が低下（７、直流に近くなると、第］又は第２の電
圧制御発振器１６．１７のＦＭ変調された信号が位相検
出器１１で検出され。
２０力ツトオフ周波数以下にまで低下する場合に閉成と
するものである。すなわち、ＦＭ変調信号ｅｌＴｌの周
波数が低下（７、直流に近くなると、第］又は第２の電
圧制御発振器１６．１７のＦＭ変調された信号が位相検
出器１１で検出され。
この検出されたＦＭ変調信号成分がフィルタ１２を通過
することになり、この検出されたＦＭ変調信号成分はＦ
Ｍ変調信号源１５０ＦＭ変調信号ｅＩ、。
することになり、この検出されたＦＭ変調信号成分はＦ
Ｍ変調信号源１５０ＦＭ変調信号ｅＩ、。
と逆極性となるので周波敬愛１ｉｌｌヲかけることが困
難になる。
難になる。
このような場合には、スイッチＳ、を閉ｇ［２て接地す
ることによってフィルタ１２からの制御信号ケＯレベル
に固定しＰＬＬ回路のロック状態夕解除する。この発明
ではフィルタ１２からの制御信号’ｔｔｏｖベルに固定
した状態’ｋＦＭ−ＤＣモードと称し工いる。この状態
では第１．又は第２の電圧制御発振器１６．１７’＝”
フリーランとして周波数変調がか（るようにする。
ることによってフィルタ１２からの制御信号ケＯレベル
に固定しＰＬＬ回路のロック状態夕解除する。この発明
ではフィルタ１２からの制御信号’ｔｔｏｖベルに固定
した状態’ｋＦＭ−ＤＣモードと称し工いる。この状態
では第１．又は第２の電圧制御発振器１６．１７’＝”
フリーランとして周波数変調がか（るようにする。
この場合、第１．又は第２の電圧制御発振器１６゜１７
の中心周波数は参照信号ｅ、の周波数に〕ニーズロック
されないので、その中心周波数の変動はそのま（出力さ
れる。このような場合においてＦＭ偏移が小さいときは
第２の電圧制＃３ｆ：保器１１を用いると中心周波数の
変動が問題となって（るので、周波数安定度の高い第１
の電圧制御発振器１６を使用し、周波数変調をか１する
ことＫなる。
の中心周波数は参照信号ｅ、の周波数に〕ニーズロック
されないので、その中心周波数の変動はそのま（出力さ
れる。このような場合においてＦＭ偏移が小さいときは
第２の電圧制＃３ｆ：保器１１を用いると中心周波数の
変動が問題となって（るので、周波数安定度の高い第１
の電圧制御発振器１６を使用し、周波数変調をか１する
ことＫなる。
なお、位相検出器１１から検出される制御信号のＯＶベ
ベル同期状態の電位に設計しであるので、スイッチＳ、
のオンによって第１．又は第２０亀圧制御発振器１６．
、１７の発振周波数が瞬間的に大きく変化することはな
い。
ベル同期状態の電位に設計しであるので、スイッチＳ、
のオンによって第１．又は第２０亀圧制御発振器１６．
、１７の発振周波数が瞬間的に大きく変化することはな
い。
第１．又は第２の電圧制御発振器１６．１７には前記ス
イッチＳ！ と連動して動作する発振停止及び開始スイ
ッチを設け、使用しない電圧制御発振器（１６，１７）
は発振停止の状態に（−ておくことがスプリアス防止の
点から好ましい。
イッチＳ！ と連動して動作する発振停止及び開始スイ
ッチを設け、使用しない電圧制御発振器（１６，１７）
は発振停止の状態に（−ておくことがスプリアス防止の
点から好ましい。
第３図は、第１．又は第２の電圧制御発振器１６゜１７
の具体的な一実施例を示す回路図で、Ｔ１は制御信号の
入力端子、Ｔ２は中心周波数な調整する入力端子、■、
は出力端子である。この回路において、２１は電圧可変
容量ダイオード、２２は発振周波数を設定する共振回路
であり１例えば周波数安定度の高い第１の電圧制御発振
器１６の場合は水晶共振子、周波数偏移が広くなる第２
の電圧制御発振器１７の時はＬＣ並列共振回路か使用さ
れる。２３は発振のオン、オフを制御するスイッチで制
御端子Ｃからの信号（スイッチＳ、と連動）によって動
作するりＶ−２４によって作動するものである。スイッ
チ２３かオンすると共振回路２２に並列に抵抗分が付加
され発振か持続できなくなり発振停止する。２５は互（
・に正帰還されているトランジスタＱ＝ −Ｑｔ から
なる発振回Ｖ各、２６はトランジスタＱ３−Ｑ４からな
る出力回路を示す。なお、Ｔ８は出力端子である。
の具体的な一実施例を示す回路図で、Ｔ１は制御信号の
入力端子、Ｔ２は中心周波数な調整する入力端子、■、
は出力端子である。この回路において、２１は電圧可変
容量ダイオード、２２は発振周波数を設定する共振回路
であり１例えば周波数安定度の高い第１の電圧制御発振
器１６の場合は水晶共振子、周波数偏移が広くなる第２
の電圧制御発振器１７の時はＬＣ並列共振回路か使用さ
れる。２３は発振のオン、オフを制御するスイッチで制
御端子Ｃからの信号（スイッチＳ、と連動）によって動
作するりＶ−２４によって作動するものである。スイッ
チ２３かオンすると共振回路２２に並列に抵抗分が付加
され発振か持続できなくなり発振停止する。２５は互（
・に正帰還されているトランジスタＱ＝ −Ｑｔ から
なる発振回Ｖ各、２６はトランジスタＱ３−Ｑ４からな
る出力回路を示す。なお、Ｔ８は出力端子である。
この回路では、入力端子■１から入力される信号がＯＶ
ベベル時に、虐定の発振周波数（例えを王２０ＭＨ，）
がイセられるように入力端子Ｔ、の電位（−Ｅ）及びホ
リューム２Ｔを調整し℃固定する。
ベベル時に、虐定の発振周波数（例えを王２０ＭＨ，）
がイセられるように入力端子Ｔ、の電位（−Ｅ）及びホ
リューム２Ｔを調整し℃固定する。
この状態で入力端子Ｔ１の電位が正、負に変化すると電
圧可変客員ダイオード２１の容量が変化し、この容量変
化が共振回路２２に付加されることによって発振周波数
が変化するものである。
圧可変客員ダイオード２１の容量が変化し、この容量変
化が共振回路２２に付加されることによって発振周波数
が変化するものである。
前述した第１．第２の電圧制御発振器１６．１７を選択
するスイッチＳ、は１例えばＦＭ変購信号ｅＩ、ｌ の
振幅に応じて自動的に切り替えるようにしてもよく、又
周波数偏移に対応してパネル面で切り替えを指示し、マ
ニュアルで切り替えるようにしてもよい。又、スイッチ
Ｓ、についてもＦＭ変調信号ｅｍの周波数が低下した時
自動的にオンとするようにしてもよく、マニュアルで切
り替えるようにしてもよい。
するスイッチＳ、は１例えばＦＭ変購信号ｅＩ、ｌ の
振幅に応じて自動的に切り替えるようにしてもよく、又
周波数偏移に対応してパネル面で切り替えを指示し、マ
ニュアルで切り替えるようにしてもよい。又、スイッチ
Ｓ、についてもＦＭ変調信号ｅｍの周波数が低下した時
自動的にオンとするようにしてもよく、マニュアルで切
り替えるようにしてもよい。
以上説明したように、この発明のＦＭ信号発生器は、Ｆ
Ｍ基準信号源として周波数安定度の高い第１の電圧制御
発振器と、周波数偏移が広い第２の電圧制御発振器を設
けであるので、広い周波数偏移ｔもち、かつ、ＦＭ変調
周波数が低い小さな周波数偏移でも周波数安定度のよ−
・ＦＭ−ＤＣモードの信号火発生すること力ｔできる。
Ｍ基準信号源として周波数安定度の高い第１の電圧制御
発振器と、周波数偏移が広い第２の電圧制御発振器を設
けであるので、広い周波数偏移ｔもち、かつ、ＦＭ変調
周波数が低い小さな周波数偏移でも周波数安定度のよ−
・ＦＭ−ＤＣモードの信号火発生すること力ｔできる。
又、ＦＭ−ＡＣモードでは第１．第２の電圧市ＩＪ御発
振器は、同一のＰＬＬ回路にお（・て参照イば号で位相
同期され、電圧制御発振器の切９替えに際してループゲ
インを同一になるようにする回路構成としたので、ＦＭ
基準信号源として中ＩＣ？周波数が安定化すると共に、
ＦＭ変調周波数特性や切換応答特性も同一になるという
利点かあるつ
振器は、同一のＰＬＬ回路にお（・て参照イば号で位相
同期され、電圧制御発振器の切９替えに際してループゲ
インを同一になるようにする回路構成としたので、ＦＭ
基準信号源として中ＩＣ？周波数が安定化すると共に、
ＦＭ変調周波数特性や切換応答特性も同一になるという
利点かあるつ
第１図は従来のＦＭ信号発生器の７１ツク図、第２＠は
この発明の一実施例を示すＦＭ信号発生器のブロック図
、第３＠は第１（第２）の電圧ｉ制御発振器の１例を示
ず具体的な回路図である。 図中、１１は位相検出器、１２はフィルり、１３は利得
制御回路、１４は加算回路、１５【まＦＭ変調信号源、
１６．１７は第１．第２の鳳圧佑１］御発振器、１Ｂは
分周回路を示す。
この発明の一実施例を示すＦＭ信号発生器のブロック図
、第３＠は第１（第２）の電圧ｉ制御発振器の１例を示
ず具体的な回路図である。 図中、１１は位相検出器、１２はフィルり、１３は利得
制御回路、１４は加算回路、１５【まＦＭ変調信号源、
１６．１７は第１．第２の鳳圧佑１］御発振器、１Ｂは
分周回路を示す。
Claims (1)
- 【特許請求の範囲】 （］） 周周波数詞されるＦＭ基準信号源に位相同期さ
れる電圧制御発振器を備えてなるＦＭ（ｉ＠発生器であ
って；前記ＦＭ基準信号源が１周波数偏移幅の小さいｍ
ｌの電圧制御発振器と、周波数偏移幅の大きい第２の電
圧制御発振器と、前記第］又は第２の電圧制御発振器の
出力信号のいずれが一方を選択し°Ｃ出力する切替手段
と、参照信号と前記選択された出力信号との位相差７検
出する位相検出器と、該位相検出器の検出信号をろ波す
るフィルタと、該フィルタの出力に接続され前記第１の
電圧制御発振器が動作している時に利得が増加するよう
に制御される利得制御回路と、ＦＭ変調発生源のイ「号
と前記利得制御回路の出力とを加η−し、前記第１又は
第２の電圧制御発振器に制御信号と（−て供給する加算
回路とを備えたＰＬＬ回路からなることを特徴とするＦ
Ｍ （ｆｉ号発生器。 （２） 周波数変調されるＦＭ基準信号源に位相同期さ
れる電圧制御発振器を備えてなるＦＭ信号発生器であっ
て；前記ＦＭ基基準４暗 移幅の小さい第１の電圧制御発振器と、周波数偏移幅の
大きい第２の電圧制御発振器と、前記第１又は第２の電
圧制御発振器の出力信号のいずれか一方を選択して出力
する切替手段と、参照信号と前記選択された出力信号と
の位相差ヶ検出する位相検出器と．該位相検出器の検出
信号をろ波するフィルタと、該フィルタの出力に接続さ
れ前記第１の電圧制御発振器が動作している時に利得が
増加するように制御される利得制御回路と，ＦＭ変調づ
ご生涯の信号と前記利得制御回路の出力とを加算し，前
記第１又は第２の電圧制御発振器に制御信号として供給
する加算回路と、前記ＦＭ変調信号発生源の信号が前記
フィルタのカットオフ周波数以下の時に、前記利得制御
回路の出力を断とするためのスイッチとを備えたＰＬＬ
回路からなることを％徴とするＦＭ信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130193A JPS6022828A (ja) | 1983-07-19 | 1983-07-19 | Ｆｍ信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130193A JPS6022828A (ja) | 1983-07-19 | 1983-07-19 | Ｆｍ信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022828A true JPS6022828A (ja) | 1985-02-05 |
| JPH0345937B2 JPH0345937B2 (ja) | 1991-07-12 |
Family
ID=15028308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130193A Granted JPS6022828A (ja) | 1983-07-19 | 1983-07-19 | Ｆｍ信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022828A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7599341B2 (ja) | 2021-01-13 | 2024-12-13 | 住友重機械建機クレーン株式会社 | ウインチのブレーキ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57188435U (ja) * | 1981-05-25 | 1982-11-30 |
-
1983
- 1983-07-19 JP JP58130193A patent/JPS6022828A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57188435U (ja) * | 1981-05-25 | 1982-11-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345937B2 (ja) | 1991-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02180431A (ja) | 信号発生器 | |
| GB2078031A (en) | Phase-locked loop system with multiple feedback | |
| JP2000031820A (ja) | 周波数合成器 | |
| CA1198181A (en) | Phase synchronizing circuit | |
| JPS6349935B2 (ja) | ||
| CN1874142B (zh) | 产生参考信号的电路装置 | |
| JPS6022828A (ja) | Ｆｍ信号発生器 | |
| WO1991007016A1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| JPH0690188A (ja) | 受信機 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP2897661B2 (ja) | 電圧制御型ｓａｗ発振器 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH06224957A (ja) | 無線送信器 | |
| JPS6135601A (ja) | 変調器 | |
| JP3254334B2 (ja) | 周波数シンセサイザ | |
| JPH10215168A (ja) | Ｖｃｘｏを用いたｐｌｌ発振器 | |
| JPH067342U (ja) | 周波数変調通信における直流伝送装置 | |
| JPS63131705A (ja) | シンセサイザ変調回路 | |
| JP2002152039A (ja) | Ｐｌｌ回路 | |
| JPS5829010B2 (ja) | 周波数シンセサイザ− | |
| JPH03284075A (ja) | 映像中間周波回路 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ | |
| JPH0815251B2 (ja) | 電子同調受信装置 | |
| JPH01274513A (ja) | 位相ロック回路 |