JPS6022828B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法にか）り、特に高密度
にして高速度用に適する半導体素子を備える半導体装置
の製造方法に関する。

この発明にか）る新規なる構造の能動素子は１例のＩＣ
におけるトランジスタにおいて次に挙げる特徴を有する
。

すなわち、 【１１ 単位トランジスタの占有する面積を従来の製造
技法によってつくられたトランジスタの占有する面積に
対して１／３ないし１／１０にできる。

‘２１ トランジスタの占有面積が非常に小さいために
寄生容量効果を低減でき、特にベース・コレクタ接合容
量に関し、この構造のトランジスタにおいては従来のト
ランジスタに比し１／３ないし１／１０に減じうる。

糊 この構造のトランジスタを形成するに必要な製造プ
ロセス技術は従来の技術レベルで充分に形成可能である
。

上に述べた如くこの発明にか）る構造のトランジスタを
組み入れたＩＣにおいては、微細加工技術を駆使した多
層電極配線技術や譲軍体分離技術等の使用によりその集
積度を従来法に比して１の音程度に向上させることがで
きる。

さらに寄生容量が非常に小さいために超高速論理動作、
超高周波動作ＩＣとしてもその役割を果すことができる
ものである。次にこの発明の製造方法を説明するに先立
って比較のために従釆一例のトランジスタの製造方法を
図面によって説明する。

第１図 （基体に分離領域とコレクタ導出領域の形成）
導電型がＰなる基板１にＮ型の埋込層２ａを介在せしめ
てＮ型ヱピタキシャル層３が形成されてなる基体は蕗出
主面がＳｊ０２の絶縁被膜４によって被覆される。

前記絶縁被膜をマスクとして前記ェピタキシャル層にＰ
型不純物を選択拡散して前記基板１に接続する分離領域
ｌａを形成し、ついで絶縁被膜の開孔を変えてＮ型不純
物を選択拡散して前記蝉込層２ａに接続しこれととにコ
レクタ領域２を形成するコレクタ導出領域２ｂが設けら
れる。第２図（ベース領域の形成） ベース領域形成予定部位の絶縁被膜に開孔し、Ｐ型不純
物拡散を施してベース領域５を形成する。

なお、この形成されたベース領域の露出面はＳｉ０２の
絶縁被膜４′にて被覆される。第３図 （ェミッタ領域
の形成） 前記ベース領域上の絶縁被膜４′ェミッタ領域形成予定
部およびコレクタ導出領域の一部に開孔を設け、こ）か
らＮ型不純物を拡散してェミッタ領域６およびコレクタ
コンタクト領域２ｃを形成する。

第４図 （各領域の電極形成） 前記コレクタ、ベース、ェミツタ各領域を導出するため
の開孔を絶縁被膜に設け、金属層を被着し前記各開孔に
おいてそれぞれの領域にオーミック接続せしめ、それぞ
れは所定の形状にパターニングされ、コレクタ電極１２
、べ−ス電極１５、ヱミッタ領域１６を形成する。

上記一例の従来のトランジスタにおいては、分離領域に
よって分離形成された単位トランジスタの占有する面積
Ｓ，は電極間の間隔がマスキングの精度（ベース形状、
電極金属層のパターニング精度等）によりさまるため低
減できない状態にある。

すなわち、占有面積が大なるために寄生容量効果を低減
することができず、超高速論理動作、超高周波動作用Ｉ
Ｃとしての性能向上のために改善が強く要望されるとこ
ろであった。この発明は上記従来の半導体装置の製造方
法に対する改善の要望に応えるための製造方法を提供す
るものである。

この発明は一例のトランジスタにおけるべ−ス・コレク
タ接合容量を低減でき、ＩＣにおける単位トランジスタ
が占有する面積を著減することができ、これにより超高
速論理動作、超高周波動作等の電気的特性の向上等を達
成する。

次にこの発明を一実施例の半導体装置の製造方法につき
製造工程の一部を工程順に示す図面によって詳細に説明
する。

第５図 （基体に分離領域とコレクタ導出領域の形成）
導電型がＰなる基板１にＮ型の埋込層２８を介在せしめ
てＮ型ェピタキシャル基層２３が形成されてなる基体の
蕗出主面にＳｉ０２の第１の絶縁被膜２４を被着する。

ついで前記絶縁被膜をマスクとしてこの関孔より前記ェ
ピタキシャル層にＰ型不純物を選択拡散して前記基板１
に接続する分離領域ｌａを形成し、ついで前記絶縁被膜
の関孔を変えこれによりＮ型不純物を選択拡散して前記
埋込層２ａに接続しこれとともにコレクタ領域２を形成
するコレク夕導出領域２ｂが設けられている。第６図
前記第１の絶縁被膜２４に積層してドープドオキサィド
の第２の絶縁被膜３４を被着したのち、ベース領域形成
予定部分にフオトェツチング法により前記両絶縁被膜２
４，３４に連続した開孔２０を設ける。

第７図 （ベース領域形成層の形成） 前記関孔を含み第２の絶縁被膜にＮ型のシリコンェピタ
キシャル層２５を被着する。

これは気相成長にあたり、前記開孔部にてＮ型ェピタキ
シャル２３の露出面に成長した部分は単結晶シリコン層
２５ｓとなり、第２の絶縁被膜３４に成長した部分は多
結晶シリコン層２５ｐとなる故に同時に成長できる。実
際には基板の温度９５０℃以上においてシラン（Ｓｉ比
）の熱分解により、または１１００℃以上において４塩
化シラン（Ｓｉｃ１４）の水素還元反応により形成され
る。また前記積層された両絶縁被膜の膜厚（一例として
５０００Ａ）に基づく闇孔周辺の段差はＮ型ェピタキシ
ャル基層２３が結晶方位＜１００＞のとき、単結晶シリ
コン層は多結晶シリコン層に比し成長速度が優位にある
（しかし結晶方位が＜１１１＞の場合にはそれぞれの成
長速度はあまり相位しない）という成長速度の差を有利
に用いてェピタキシャル層２５の露出面を平坦に形成す
ることは容易であり、平坦な露出面はのちに数次にわた
って施される微細フオトェッチングを可能にする。次に
ベース領域形成のため加熱を施し、ドープドオキサィド
に含まれるＰ型不純物拡散を行なう。２５ｓ′は単結晶
シリコン層、２５ｐ′は多結晶シリコン層である。

第８図 （ベース領域の形成） 前記ェピタキシヤル層をフオトェツチングによりパター
ン形成したのち第３の絶縁被膜４４で被覆する。

第９図 （ェミッタ領域の形成） 前記第３の絶縁被膜のェミッタ領域形成予定部に関孔を
、また第１の絶縁被膜２４または第２の絶縁被膜２４と
のコレクタコンタクト領域形成予定部に関孔をそれぞれ
設け、こ）からＮ型不純物を高度に拡散してそれぞれの
拡散領域を形成する。

図において２６はェミッタ領域、２ｃはコレクタコンタ
クト領域である。第１０図 （各領域の電極形成） 前記コレクタ領域２ｃ、ベース領域２５ｓ′、ェミッタ
領域２６の各領域を導出するための開孔を第３の絶縁被
膜４４および第１なし、し第２の各絶縁被膜２４，３４
に設け、金属層を被着し前記各開孔において、それぞれ
の領域にオーミック接続せしめ、それぞれは所定の形状
にパターニングされ、コレク夕電位１２、ベース電極３
５、ェミツタ電極３６を形成する。

上述の如くして一部のＩＣにこの発明方法により形成さ
れたトランジスタを、従来方法により形成されたトラン
ジスタに比較して第１ １図に断面図により明らかにす
る。

すなわち、第１１図において上部に示すトランジスタは
従来方法による第４図、下部に示すトランジスタは、こ
の発明方法による第１０図にてそれぞれ示すところと同
じで、対応する部位を相互に一点鎚富線で対応せしめて
示す。まずこの発明によればベース領域に必要な寸法＆
はェミッタ領域に必要な寸法Ｅ２を含むようにフオトマ
スク合わせ余裕寸法を見込んだ寸法値に選んでよい。

一例のェミッタ寸法Ｅ２が２仏ｍに形成された場合に対
しベース寸法＆は４〜６ムｍ程度にまで減少できる顕著
な利点がある。これに対し従釆方法によるときはェミッ
タ領域寸法Ｅ，に対してベース領域寸法Ｂ，は配線電極
をパタ−ン形成する必要上充分広くとらねばならないの
である。上記を達成する本発明方法はベース領域が実効
ベース領域をなす単結晶シリコン層領域と、前記領域を
導出するための多結晶シリコン層領域とからなり、ベー
ス領域がコレクタ領域の一部をなすヱピタキシャル基層
に実効ベース領域のみで接続し他は絶縁被膜（第１の絶
縁被膜）によって電気的に絶縁されるという特殊の構造
をとることに基固し、上記Ｂ２＜Ｂ，を達成しながらヱ
ミッタ電極、ベース電極間の間隔を変えることなく単位
トランジスタの占有面積をＳ，からＳ２（Ｓ，＞Ｓ２）
に縮減できる。またこの発明はベース領域に連接する多
結晶シリコン層２５ｐ′がドープドオキサィド層３４を
拡散源としてドープされ、より低い抵抗率のベース電極
導出用導軍層を形成してこの発明を達成する顕著な利点
を有する。さらに前記ドープドオキサィド層３４（第２
の絶縁被膜）は酸化シリコン２４（第１の絶縁被膜）と
ともに前記多結晶シリコン層２５ｐ′をコレクタ領域２
３から電気的に良好な分離を達成するに有効である。次
にこの発明によるトランジス外まヱミッタ領域の占有面
積は従来構造のトランジスタと同じにとれるので、トラ
ンジスタに流すことのできる電流容量もまた同一レベル
に保つことができる。

さらに上述したように、ベース・コレク夕接合容量は大
幅に低減できるので、遮断周波数ｈの高いトランジスタ
をつくることができる。さらに単位トランジスタの占有
する面積自体もベース領域の面積が縮小された分だけ小
さくすることができ、素子性能の高速変化とともに高密
度化が達成されるなどのきわめて顕著な利点を有する。

【図面の簡単な説明】

第１図ないし第４図は従来、第５図ないし第１０図は本
発明の一実施例のいずれも製造工程の一部を工程順に示
す断面図、第１１図は従釆とこの発明の一実施例のそれ
ぞれの製造方法によるトランジスタの構造を比較して示
す断面図である。 なお、各図中同一符号は同一または相当部分をそれぞれ
示すものとする。ｌａ・・・・・・分離領域、２・・・
・・・コレクタ領域、２ａ・・・・・・コレクタ埋込層
、２ｂ・・・・・・コレクタ領域導出層、３，２３・・
・・・・Ｎ型ェピタキシャル基層、２４・・・・・・第
１の絶縁被膜、２５′・・・・・・ベース領域形成用ェ
ピタキシャル層、２５ｓ′……シリコン単結晶、２５ｐ
′…・・・シリコン多結晶、２６・・・・・・ェミツタ
領域、３４・・・・・・第２の絶縁被膜、４４・・・・
・・第３の絶縁被膜。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 第１０図 第１１図

Claims (1)

【特許請求の範囲】
1. １ シリコン基体の一部でコレクタ領域となる第１導電
   型気相成長単結晶シリコン基層の一露出主面に第１の絶
   縁被膜および第２導電型不純物を含む第２の絶縁被膜を
   積層して被覆する工程と、ベース領域形成予定部の前記
   両絶縁被膜に連通して所望の実効ベース領域の平面形状
   に相当する開孔を設ける工程と、前記開孔を含み前記絶
   縁被膜に気相成長層を被着し前記開孔に接した単結晶シ
   リコン層および前記絶縁被膜に接した多結晶シリコン層
   をそれぞれ形成する工程と、前記気相成長層に第２の絶
   縁被膜の不純物を拡散導入して前記形成された単結晶シ
   リコン層をトランジスタのベース領域としさらにこれを
   包含してベース領域導出導電層となる前記多結晶シリコ
   ン層を所望のパターン形状に形成する工程と、前記パタ
   ーン形成された気相成長層を第３の絶縁被膜にて被覆す
   る工程と、前記第３の絶縁被膜にこれが前記実効ベース
   領域と接する部位に開孔し第１導電型不純物を拡散しエ
   ミツタ領域を形成する工程と、前記第３の絶縁被膜がエ
   ミツタ領域とベース領域導出導電層とに接する部位およ
   び前記第１の絶縁被膜がコレクタ領域に接する部位にそ
   れぞれの領域の電極を形成する工程とを具備した半導体
   装置の製造方法。