JPS6022851B2 - 駆動制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、リレー、スイッチあるいはソレノイドなどの
駆動に好適な駆動制御回路に関する。

通常のリレーの駆動はリレー巻線に電流を流すことによ
って行なわれ、電流の流れている期間にわたりリレー接
点が閉成あるいは開放される。ところで、かかるリレー
ではリレー巻線がもつ抵抗成分によって連続的な電力損
失が発生する。この電力損失もリレー単体では然して問
題とはならないが、多数個のＩＪレーを内蔵する制御機
器ではこの電力損失が無視できない大きさとなる。特に
制御機器の電源が電池電源である場合には、リレー巻線
における電力消費によって電池寿命が短かくする不都合
が生じる。

また、この電力損失は当然のことではあるがリレー巻線
の発熱を促がし、リレー巻線の発熱による温度差によっ
て熱起電力が生じ、特に制御機器が計測用途の機器であ
るときには、この熱起電力が雑音源となりその測定精度
を低下させる不都合を招く。さらに、リレーの周囲温度
を定める場合、リレーの発熱を考慮する必要があり、本
来許される周囲温度より低く選定しなければならず、リ
レーの使用温度範囲が狭くなる問題もあった。このよう
な通常のリレーの不都合を排除することのできるリレー
として双安定リレーが提案されている。

双安定リレーはリレー接点側に自己保持の機能が付与さ
れたものであり、リレー巻線への通電時間が極めて短く
、したがって、リレー巻線での電力損失ならびに発熱が
通常のリレーのそれに〈らべて著るしく少〈なり、上記
の不都合をことごとく排除することができる。かかる双
安定リレーの駆動回路として、たとえば第１図で示すよ
うな駆動回路がすでに知られている。

第１図において、１は双安定リレーの巻線（励磁コイル
）、２はコンデンサ、３はダイオード、４および５は等
価的にサィリスタを形成する相補極性のトランジスタ、
６および７はリレーの反転時に微少放電電流を流すため
の抵抗、そして８および９はスイッチ（図示せず）を介
して電源に接続される端子である。以上の構成からなる
駆動制御回路では、スイッチの閉成により端子８と９が
電源に接続されると、ダイオード３を通してコンデンサ
２が充電され、この充電電流がリレー巻線１に流れてリ
レー接点（図示せず）が作動する。

ところで、コンデンサ２の充電が完了するとりレー巻線
１には電流が流れなくなるが、リレー接点は例えば磁石
の吸着力によって応動後の状態を保持する。なお、コン
デンサ２の充電完了後は抵抗６にのみ電流が流れるとこ
ろとなる。したがって、抵抗６の値を十分に大きな値に
選定しておくならば、この抵抗に流れる電流は極めて小
さくなりこの抵抗における電力消費もまた極めて小さく
なる。一方、リレー接点を最初の状態へ復帰させるには
スイッチを開放すればよい。スイッチを開放するとコン
デンサ２から抵抗７および６を通して微少電流が流れ、
トランジスタ４のベースェミツタ間が日頃バイアスされ
、トランジスタ４と５で形成されるサィリスタ等価素子
が導通し、コンデンサ２の電荷がサィリスタ等価素子を
通して放電する。

この放電電流がリレー巻線１に流れることにより、リレ
ー接点が最初の状態へ復帰する。従来のリレー駆動制御
回路によれば、上記のような双安定リレーの駆動制御が
なされるが、この回路では電源電圧印加時に電源電圧が
変動し、コンデンサ２の端子電圧よりも低くなった場合
、ダイオード３に逆方向電圧が印加されるところとなり
、サィリスタ等価素子が謀点弧され、双安定リレーが誤
動作する不都合が生じる。

この不都合を排除するために、たとえば、第２図で示す
ようにダイオード３と電源端子８との間にツェナーダィ
オード１０を接続し、このツェナー電圧以下の電源電圧
変動に対してはコンデンサ２から放電電流が流れないよ
うにする回路構成が考えられる。しかしながら、この回
路構成としても、パルス性の鰭源ノイズが印加された場
合にはッェナーダィオード１０がコンデンサの働きをし
て低インピーダンスとなるため、やはりリレーに誤動作
がもたらされてしまう。本発明は、以上説明した従来の
駆動制御回路における不都合をことごとく排除すること
ができ、しかも、回路の半導体集積回路化も極めて容易
な駆動制御回路を提供するものであり、以下に第３図を
参照して本発明の駆動制御回路の具体的な構成とその動
作について双安走りレ−の駆動を例示して詳細に説明す
る。

図示するように、リレー巻線１、コンデンサ２ならびに
ダイオード３の接続関係は第１図で示した従来の駆動制
御回路と同じである。

ところで、本発明の駆動制御回路ではトランジスタ１１
と１２が図示するように相互接続されてサィリスタと等
価な制御素子を構成しており、この制御素子によってコ
ンデンサ２の充電路が形成される回路構成となっている
。なお、トランジスタ１２のェミッタとべ−スとの間は
抵抗１３を介して接続されており、さらに、トランジス
タ１２のエミツ夕と抵抗１３との接続点Ａにはダイオー
ド３のアノード、トランジスタ１４のベースならびに抵
抗１５の一端が接続されている。また、ダイオード３の
カソードは端子１６を経てコンデンサ２の一端に接続さ
れるとともに、トランジスタ１４のェミツタとも共通接
続されている。トランジスタ１４のコレクタは抵抗１７
を介して共通端子１８へ接続されており、さらに、この
コレクタにはトランジスタ１９と２０で構成され、コレ
クタェミッタ回路が端子１６と共通端子１８に接続され
ているダーリントン接続トランジスタのベースが接続さ
れている。さらに端子１６と共通端子１８との間にはダ
イオード２１も接続されている。なお、２２〜２４はト
ランジスタ１１のベースバイアス回路を形成する抵抗な
らびにツエナーダィオードである。以上の構成からなる
本発明の駆動制御回路によれば、以下のような制御動作
が実行される。

端子８に入力電圧を印加すると、抵抗２２と２３ならび
にッェナーダィオード２４で構成されるベースバイアス
回路に電圧が印加される。抵抗２２の両端の電圧がトラ
ンジスタ１１を駆動できる大きさに達するとトランジス
タ１１が導適状態となり、そのコレク夕電流がトランジ
スタ１２のベースに流れる。このため、トランジスター
１と１２で構成される制御素子が急激に導通し、端子８
からトランジスタ１１と１２を通して電流が流れ、トラ
ンジスタ１２のェミツタ、すなわちＡ点には端子８に印
加されている電圧よりもトランジスタ１１と１２の飽和
電圧の和ならびにベースェミッタ間電圧の和との総和に
相当する電圧分だけ低い電圧が発生する。この電圧によ
ってダイオード３が順方向にバイアスされて導通し、こ
のダイオード３ならびに端子１６を経てコンデンサ２に
充電電流が流れる。リレー巻線１にはこの充電電流が流
れて双安定リレ−が駆動される。ところで、端子８に電
圧が印加され、トランジスタ１１と１２が導適している
期間はＡ点に上述した電圧が発生しており、端子１６は
Ａ点の電圧よりもさらにダイオード３の順方向電圧降下
分だけ低い電圧に保たれる。

このためＰＮＰ型トランジスタ１４のベースエミツタ間
はダイオード３の両端に電圧によって逆バイアスされる
。すなわち、ＰＮＰ型トランジスタ１４はしや断状態と
され、そのコレクタ回路に接続されている抵抗１７には
コレクタ電流は流れず、抵抗１７での電圧玉降下はない
。したがって、ＰＮＰ型トランジスタ１４のコレクタに
べ−スが接続されたダーリントン接続トランジスタもし
や断状態とされる。上記の回路動作によってリレー巻線
１に駆動電流が流れて双安定リレ−が駆動され、かつ、
コンデンサの充電が完了すると端子１６の電圧は、端子
８の電圧よりも抵抗２２，２３ならびにツェナークーィ
オード２４および抵抗１３と１５を流れる電流に基〈ト
ランジスタ１１，１２とダイオード３の電圧降下分だけ
低い電圧に保たれる。

なお、トランジスタ１１と１２によって構成される制御
素子がしや断するためには、トランジスタ１１と１２の
ベースェミッタ間に印力０される電圧がそれぞれのベー
スェミッタ間作勤電圧以下となることが必要である。

したがって、抵抗１３の電圧降下によってトランジスタ
ー２が導適している状態をトランジスタ１ １の導通し
ベルよりも低いところまで保持するならば、トランジス
タ１１と１２で構成される制御素子のオン・オフレベル
にヒステリシス特性を付与することができ、このことに
よって双安定リレーなどの被駆動制御体が誤動作する不
都合を排除することができる。ところで、端子８に印加
される入力電圧が低下し、その電圧レベルがトランジス
タ１１と１２で構成される制御素子のオフレベルよりも
低下すると制御素子がしや断状態へとスイッチし、Ａ点
の電圧レベルが共通端子１８のレベル、すなわち、接地
レベルまで低下する。この回路状態が成立すると、ダイ
オード３のアノード電位が低下してこれがしや断する。
この結果、トランジスタのベースが開放され、コンデン
サ２に蓄積されていた鰭荷がトランジスタ１４のェミッ
タ・ベースならびに抵抗１５を通して放電するところと
なり、トランジスタ１４にベース電流が流れる。このベ
ース電流に塞いてトランジスタ１４にはコレクタ電流が
流れ、ダーリントソ接続トランジスタのベースにも電流
が流れる。このベース電流がトランジスタ１９と２０と
で増幅され、ダーリントン接続トランジスタのコレクタ
ェミッタ回路には大きな電流が流れる。すなわち、コン
デンサ２に蓄積されている電荷がダーリントン接続トラ
ンジスタを通して急激に放電され、リレー巻線１にはコ
ンデンサ２の充電時とは逆向きの電流が流れ、双安定リ
レーが駆動されて最初の状態へと復帰する。ここで大切
なことは、放電を充電時と同様に急激なものとし、十分
な駆動電流を流すことである。このためには抵抗１５の
値ならびにトランジスタ１４，１９および２０の電流増
幅率を選定するとともに、これらの回路要素における漏
れ電流を４・さくする必要がある。抵抗１５は抵抗１３
とともにトランジスタ１２へバイアス電流を供給するよ
うに作用するが、充電の完了後にこのバイアス電流を小
さくする場合には、Ａ点と共通端子１８との間の電圧で
決まる電流も抵抗１５に流れるため、この抵抗の値を極
力高い値に選定する。

一方、抵抗１５は上記のようにコンデンサ２の放電路に
配遣されており、これを高抵抗とすると、入力電圧の低
下で制御素子がしや断することによってトランジスタ１
４のベースが開放されたときにトランジスタ１４のベー
スに流れる電流が小さくなる。

したがって、この電流を電流増幅して十分な駆動電流（
放電電流）を流すためには、トランジスタ１４，１９お
よび２０としてその鰭流増幅率がこれに見合った大きさ
であるものを用いる必要がある。また、被駆動制御体に
含まれるインダクタンスが大きいと、充放電電流が減衰
振動波形となる。

すなわち、充電時には充電電流が一旦端子１６からコン
デンサ２へ流れ込み、次いで、コンデンサ２から端子１
８へ電流が流れだし、この後再度端子１８からコンデン
サ２へ電流が流れ込む状態となる。一方、放電時にはコ
ンデンサ２から端子１６へ電流が流れだし、次に端子１
６からコンデンサ２へ電流が流れ込む状態となる。とこ
ろで、充電時においてコンデンサ２から端子１６へ電流
が流れだす状況下では、入力電圧が印加されているため
にトランジスタはしや断しており、したがって、実際に
はコンデンサ２から端子１８へ流れだす逆電流は阻止さ
れている。一方、放電時において端子１６からコンデン
サ２へ電流が流れ込む状況下では、共通端子１８と端子
１６との間に、抵抗１７からトランジスタ１９のベース
コレクタ間を経る経路、抵抗１７、トランジスタ１９の
ベースエミツタ間ならびにトランジスタ２０のベース回
路を経る経路、抵抗１６からダイオード３を経る経路、
あるいは抵抗１７、トランジスタ１４のコレクタベース
間ならびにダイオード１２を経る経路等の存在により共
通端子１８からこれらの経路を経て端子１６へ電流が流
れるところとなり回路動作が乱されるおそれがある。し
かしながら、図示するようにダイオード２１を接続する
ことにより上記の不都合が排除される。すなわち、ダイ
オード２１は上記の状況下では順バイアスされて導適す
るため、このダイオードによって端子１６と１８との間
が短絡されるところとなる。

したがって、共通端子１８から端子１６へ流れ込む電流
はダイオード２１を流れ、このため、他の回路部には殆
んど電流が流れなくなり、回路動作の乱される不都合が
排除される。なお、かかる本発明の駆動制御回路を半導
体集積回路化するに際しては、個々の回路要素をシリコ
ン基板内に絶縁分離するために、ＰＮ接合分離構造が採
られ、このＰＮ接合が寄生ダイオードとして作用する。
ところでト上記のようにダイオード２１が順バイアスさ
れる状況下では、寄生ダイオードも順バイアスされ、こ
の寄生ダイオードにも電流が流れるところとなり、個々
の回路要素の分離が困難となって回路動作が乱れるおそ
れが生じる。この不都合を除くには、ダイオード２１と
してその順万向立上り電圧が寄生ダイオード（シリコン
ダイオード）のそれよりも小さいものを作り込む必要が
ある。したがって、ショットキ障壁形ダイオードによっ
てダイオード２１を形成するならばこの目的が達成され
るところとなり、全ての電流をダイオード２１を通して
流すことが可能になる。以上説明してきたところから明
らかなように、本発明の駆動制御回路は、双安定リレー
などの被駆動制御体に誤動作をもたらすことなく、これ
を正確に駆動制御することのできるものであり、かかる
被駆動制御体を用いる各種制御機器の性能を高める効果
を奏する。

また、被駆動制御体が大きなィンダクタンスを含み、充
放電電流に減衰振動が生じても、このことによって動作
が乱されるおそれもない。さらに、本発明の駆動制御回
路の構成要素は全て半導体集積回路化に適したものであ
るため、回路の半導体集積回路化も容易である。なお、
以上の実施例では被駆動制御体として双安定リレーを示
したが、他のＩＪレー、ソレノイドなどの駆動制御にも
本発明の駆動制御回路は適用可能である。

【図面の簡単な説明】

第１図は従来の駆動制御回路の構成を示す回路図、第２
図は第１図で示す回路の改良された部分を示す図、第３
図は本発明の駆動制御回路の構成を示す図である。 １・・・・・・リレー巻線、２・・・・・・コンデンサ
、３，２１……ダイオード、４，５，１１，１２……サ
イリスタと等価な制御素子を構成するトランジスタ、６
，７，１５・・・・・・微少放電電流路形成用の抵抗、
８，９・・・・・・電源端子、１０，２４・・・・・・
ッェナーダイオード、１３・・・・・・ベースェミッタ
間結合抵抗、１４，１９，２０・・・・・・放電路形成
用のトランジスタ、１６，１８…・・・端子、１７・・
・・・・コレクタ抵抗、２２，２３・・・・・・ベース
バイアス供給用抵抗。 第１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １ オンオフ動作にヒステリシス特性が付与され、入力
   信号の高低に応じてスイツチ動作する半導体制御素子と
   ダイオードとの直列接続体を介してコンデンサと被駆動
   制御素子との直列接続体を入力信号印加端子へ接続し、
   さらに、前記ダイオードとコンデンサとの接続点と接地
   点との間に、ベースが前記半導体制御素子とダイオード
   との接続点へ直接接続されるとともに抵抗を介して接地
   点へ接続されたトランジスタおよび同トランジスタのコ
   レクタ電流を増幅するトランジスタとからなる電流増幅
   素子を接続するとともに、同電流増幅素子と並列に電流
   吸収用ダイオードを接続してなり、前記半導体制御素子
   の導通による前記コンデンサの充電と前記電流増幅素子
   を介しての前記コンデンサの放電で前記被駆動制御素子
   を充放電駆動し、さらに、放電駆動時に生じる放電電流
   とは逆方向の電流を前記電流吸収用ダイオードで吸収す
   ることを特徴とする駆動制御回路。 ２ 電流吸収用ダイオードの立上り電圧が、半導体制御
   素子ならびに電流増幅素子の立上り電圧より低く選定さ
   れていることを特徴とする特許請求の範囲第１項に記載
   の駆動制御回路。 ３ 電流吸収用ダイオードがシヨツトキ障壁型ダイオー
   ドであることを特徴とする特許請求の範囲第１項に記載
   の駆動制御回路。