JPS60235443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60235443A JPS60235443A JP59093477A JP9347784A JPS60235443A JP S60235443 A JPS60235443 A JP S60235443A JP 59093477 A JP59093477 A JP 59093477A JP 9347784 A JP9347784 A JP 9347784A JP S60235443 A JPS60235443 A JP S60235443A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- semiconductor device
- resin
- power supply
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/475—Capacitors in combination with leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置、特に樹脂封止型の半導体装置
の改良に関するものである。
の改良に関するものである。
従来のこの楯の半導体装置を第１図、第２図によって説
明する。第１図はプラスチックモールドタイプの半導体
装置の内部を含めて一部省略して示した平面図であり、
第２図は第１図の■−■線による断面図である。これら
の図で、１は集積回路などの半導体素子、２は前記半導
体素子１と内部リード線３により電気的に接続された外
部導電材で、半導体素子１は放熱機能を有する支持＆４
上に支持されている。なお、外部導電材２は互いに間隔
をおいて多数配置されるが、ここでは一部を示している
。
明する。第１図はプラスチックモールドタイプの半導体
装置の内部を含めて一部省略して示した平面図であり、
第２図は第１図の■−■線による断面図である。これら
の図で、１は集積回路などの半導体素子、２は前記半導
体素子１と内部リード線３により電気的に接続された外
部導電材で、半導体素子１は放熱機能を有する支持＆４
上に支持されている。なお、外部導電材２は互いに間隔
をおいて多数配置されるが、ここでは一部を示している
。
５は絶縁性のあるプラスチックモールド材等の封止樹脂
で、各外部導電材２を突出せしめて樹脂封止される。こ
の樹脂封止はあらかじめ半導体素子１、外部導電材２お
よび支持板４を支持した閉空間に押し出し成形により形
成される。
で、各外部導電材２を突出せしめて樹脂封止される。こ
の樹脂封止はあらかじめ半導体素子１、外部導電材２お
よび支持板４を支持した閉空間に押し出し成形により形
成される。
このような半導体装置を使用する場合、各種半導体素子
を内蔵した各半導体装置相互間の信号線を接続する必要
がある。この段階で一般に多用されている手段として、
プリント基板（図示せず）が使用される。半導体装置、
特に集積回路の信号変化が急峻なとき、集積回路の要求
する電源電流値が急激に変化する。この電源電流値の変
化が原因となって電源供給線上にノイズが発生し、他の
半導体素子の動作を不安定なものにしてしまう。
を内蔵した各半導体装置相互間の信号線を接続する必要
がある。この段階で一般に多用されている手段として、
プリント基板（図示せず）が使用される。半導体装置、
特に集積回路の信号変化が急峻なとき、集積回路の要求
する電源電流値が急激に変化する。この電源電流値の変
化が原因となって電源供給線上にノイズが発生し、他の
半導体素子の動作を不安定なものにしてしまう。
これを軽減する目的で、半導体素子への電源供給線と接
地線との間にバイパスコンデンサと呼ばれるコンデンサ
が接続され使用されている。
地線との間にバイパスコンデンサと呼ばれるコンデンサ
が接続され使用されている。
従来の半導体装置は上記のよう圧して使用されるので、
プリント基板上にコンデンサを付加する必要があり、こ
のためコンデンサのリード線の持つインダクタンスのた
めかえってノイズが増大する場合がある。また、プリン
ト基板上の実装密度が低下する等の欠点があった。
プリント基板上にコンデンサを付加する必要があり、こ
のためコンデンサのリード線の持つインダクタンスのた
めかえってノイズが増大する場合がある。また、プリン
ト基板上の実装密度が低下する等の欠点があった。
この発明は、上記のような従来の欠点を除去するために
なされたもめで、樹脂封止型の半導体装置の封止樹脂中
に外部＊極を備えたコンデンサな形成し、半導体素子に
電源を供給すると同時にバイパスコンデンサを実装密度
を下げることなく付加できる半導体装置を提供するもの
である。以下この発明の一実施例を図面について説明す
る。
なされたもめで、樹脂封止型の半導体装置の封止樹脂中
に外部＊極を備えたコンデンサな形成し、半導体素子に
電源を供給すると同時にバイパスコンデンサを実装密度
を下げることなく付加できる半導体装置を提供するもの
である。以下この発明の一実施例を図面について説明す
る。
第３図、第４図はこの発明の一実施例を示す半導体装置
の平面図およびＩＶ−ＩＶ線による断面図である。第３
図、第４図において、第１図、第２図と同一符号は同じ
ものを示し、６ａおよび６ｂは電気的に電源もしくは接
地に接続された平板導体であり、封止樹脂５より突出し
【樹脂封止され、電源もしくは接地線に接続可能なよ５
にその外部へ延びており、外部電極７ａ、７ｂが設けら
れている。また、８は前記平板導体６ａ、６ｂｌＣよっ
て挾持された誘電体であり、これらでこの発明のコンデ
ンサが形成される。
の平面図およびＩＶ−ＩＶ線による断面図である。第３
図、第４図において、第１図、第２図と同一符号は同じ
ものを示し、６ａおよび６ｂは電気的に電源もしくは接
地に接続された平板導体であり、封止樹脂５より突出し
【樹脂封止され、電源もしくは接地線に接続可能なよ５
にその外部へ延びており、外部電極７ａ、７ｂが設けら
れている。また、８は前記平板導体６ａ、６ｂｌＣよっ
て挾持された誘電体であり、これらでこの発明のコンデ
ンサが形成される。
このコンデンサは岨源−接地間のバイパスコンデンサと
して機能する。このようにして形成されたバイパスコン
デンサは、半導体装置と一体化しているため、実装基板
上の空間を必要としない。また、バイパスコンデンサ接
続に必要な導電材が必要最小の長さにすぎないため、有
害なインダクタンス分が少なくできる。
して機能する。このようにして形成されたバイパスコン
デンサは、半導体装置と一体化しているため、実装基板
上の空間を必要としない。また、バイパスコンデンサ接
続に必要な導電材が必要最小の長さにすぎないため、有
害なインダクタンス分が少なくできる。
なお、上記実施例ではプラスチックモールド材等の封止
樹脂で樹脂封止して固定したが、第４図に示す■−■面
で着脱自在とし、平板導体６ａ。
樹脂で樹脂封止して固定したが、第４図に示す■−■面
で着脱自在とし、平板導体６ａ。
６ｂの形状を変形し、誘電体８０代わりとしてリチウム
電池等の小型電池を装着用能とした場合には、低消費電
力のＣ−ＭＯＳスタティック几ＡＭ等の停電時対策とし
て応用することも可能である。
電池等の小型電池を装着用能とした場合には、低消費電
力のＣ−ＭＯＳスタティック几ＡＭ等の停電時対策とし
て応用することも可能である。
以上説明したように、この発明は、樹脂封止された半導
体素子の上方の封止樹脂中に外部磁極を備えたコンデン
サを形成したので、実装密度が向上するとともに、ノイ
ズの少ない半導体装置が得られる効果がある。
体素子の上方の封止樹脂中に外部磁極を備えたコンデン
サを形成したので、実装密度が向上するとともに、ノイ
ズの少ない半導体装置が得られる効果がある。
第１図は従来のプラスチックモールドタイプの半導体装
置の構成を示す平面図、第２図は第１図の■−■線によ
る断面図、第３図、第４図はこの発明の一実施例を示す
半導体装置の平面図およびＩＶ−ＰＩ線による断面図で
ある。 図中、１は半導体素子、２は外部導電材、３は内部リー
ド線、４は支持板、５は封止樹脂、＄ａ。 ６ｂは平板導体、７ａ、７ｂは外部電極、８は誘電体で
ある。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 （外２名）
置の構成を示す平面図、第２図は第１図の■−■線によ
る断面図、第３図、第４図はこの発明の一実施例を示す
半導体装置の平面図およびＩＶ−ＰＩ線による断面図で
ある。 図中、１は半導体素子、２は外部導電材、３は内部リー
ド線、４は支持板、５は封止樹脂、＄ａ。 ６ｂは平板導体、７ａ、７ｂは外部電極、８は誘電体で
ある。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 （外２名）
Claims (1)
- 【特許請求の範囲】 （１１支持板上に載置固定された半導体素子と複数の外
部導電材とを内部リード線により接続し、前記各外部導
電材を突出せしめ封止樹脂により樹脂封止した半導体装
置において、前記樹脂封止された半導体素子の上方の前
記封止樹脂中に外部電極を備えたコンデンサを形成した
ことを特徴とする半導体装置。 （２） コンデンサは、平板導体を対向して形成したも
のである特許請求の範囲第（１１項記載の半導体装置。 （３） コンデンサは、平板導体を複数枚互いに電気的
に分離された状態で配置して形成したものである特許請
求の範囲第（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093477A JPS60235443A (ja) | 1984-05-08 | 1984-05-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093477A JPS60235443A (ja) | 1984-05-08 | 1984-05-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60235443A true JPS60235443A (ja) | 1985-11-22 |
Family
ID=14083417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59093477A Pending JPS60235443A (ja) | 1984-05-08 | 1984-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60235443A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390849U (ja) * | 1986-12-04 | 1988-06-13 | ||
| JPH0388349U (ja) * | 1989-12-27 | 1991-09-10 | ||
| EP0978854A3 (en) * | 1998-08-04 | 2007-08-01 | Kabushiki Kaisha Toshiba | Ceramic capacitor mounting structure |
-
1984
- 1984-05-08 JP JP59093477A patent/JPS60235443A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390849U (ja) * | 1986-12-04 | 1988-06-13 | ||
| JPH0388349U (ja) * | 1989-12-27 | 1991-09-10 | ||
| EP0978854A3 (en) * | 1998-08-04 | 2007-08-01 | Kabushiki Kaisha Toshiba | Ceramic capacitor mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
| US4454529A (en) | Integrated circuit device having internal dampening for a plurality of power supplies | |
| US4612564A (en) | Plastic integrated circuit package | |
| US4266239A (en) | Semiconductor device having improved high frequency characteristics | |
| JPH01233795A (ja) | 混成集績回路 | |
| JPH04196234A (ja) | 半導体装置 | |
| KR910001950A (ko) | 집적회로용 평형 캐패시턴스 리드 프레임 및 이의 제조 방법 | |
| JPS622628A (ja) | 半導体装置 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JPS6046038A (ja) | 集積回路装置 | |
| JPH0511Y2 (ja) | ||
| JPH0349420Y2 (ja) | ||
| JPS607741A (ja) | 混成集積回路装置 | |
| KR200382215Y1 (ko) | 전기간섭을 격리시키는 칩 패키지 구조 | |
| JPH03248455A (ja) | リードフレーム | |
| JP2970952B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JPS59161843A (ja) | 半導体装置 | |
| JPH04171848A (ja) | 半導体装置 | |
| JPS62210661A (ja) | 半導体装置 | |
| JPS5821180Y2 (ja) | 半導体装置 | |
| JPH01318259A (ja) | 混成集積回路装置 | |
| JPS62183155A (ja) | 半導体集積回路装置 | |
| JPH03256351A (ja) | 半導体装置 | |
| JP2542206Y2 (ja) | 半導体素子 |