JPS60236246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60236246A JPS60236246A JP59093714A JP9371484A JPS60236246A JP S60236246 A JPS60236246 A JP S60236246A JP 59093714 A JP59093714 A JP 59093714A JP 9371484 A JP9371484 A JP 9371484A JP S60236246 A JPS60236246 A JP S60236246A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- film
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法、特に素子分離用の絶縁
膜の製造方法に関する。
膜の製造方法に関する。
半導体装置の構成要素である各素子の間は、一般に厚い
酸化膜によって絶縁分離される。この厚い酸化膜の製造
方法の１つとして、半導体基板全面に厚い酸化膜を形成
した後、素子領域の部分の酸化膜を取除く方法がある。
酸化膜によって絶縁分離される。この厚い酸化膜の製造
方法の１つとして、半導体基板全面に厚い酸化膜を形成
した後、素子領域の部分の酸化膜を取除く方法がある。
しかしこの方法では分離領域にいわゆるチャネルカット
領域を形成しにくい欠点があるため、最近は選択酸化法
が一般に用いられる。
領域を形成しにくい欠点があるため、最近は選択酸化法
が一般に用いられる。
従来の選択酸化法による絶縁膜の製造方法を第３図を用
いて簡単に説明する。まず第３（ａ）図に示すように、
半導体基板１１上に緩衝酸化膜１２を形成し、更にその
上に窒化膜１３を形成する。続いて分離領域とたる部分
の窒化［１３に開孔部１４を設け（第３（ｂ）図）、こ
の開孔部１４を酸化することにより厚い分離用酸化膜１
５を形成する（第３（０）図）。
いて簡単に説明する。まず第３（ａ）図に示すように、
半導体基板１１上に緩衝酸化膜１２を形成し、更にその
上に窒化膜１３を形成する。続いて分離領域とたる部分
の窒化［１３に開孔部１４を設け（第３（ｂ）図）、こ
の開孔部１４を酸化することにより厚い分離用酸化膜１
５を形成する（第３（０）図）。
第３（ｉ図および第３（Ｃ）図で、Ｘと示した領域が分
離領域、Ｙと示した領域が素子領域である。この方法の
特徴は、素子領域内に管でバーズビーク１５’と呼ばれ
るＪ−１い酸化膜１−が入り込む点である。
離領域、Ｙと示した領域が素子領域である。この方法の
特徴は、素子領域内に管でバーズビーク１５’と呼ばれ
るＪ−１い酸化膜１−が入り込む点である。
ＬＳＩ素子は、年々高集積化の一途をたどっており、例
えばＭＯ日メモリの典型であるダイナミックＲＡＭでは
わずか２年で２倍の集積度向上がなされている。このよ
うな実情からＬＳＩの高集積化を図るために、素子自身
の縮小化たけでなく素子間の分離領域の縮小化も必要と
なってくる。
えばＭＯ日メモリの典型であるダイナミックＲＡＭでは
わずか２年で２倍の集積度向上がなされている。このよ
うな実情からＬＳＩの高集積化を図るために、素子自身
の縮小化たけでなく素子間の分離領域の縮小化も必要と
なってくる。
しかし前述した選択酸化法では、バーズビークＩＦＩ’
が素子領域にまで入り込み、実質的に分離領域が拡大す
ることになる。
が素子領域にまで入り込み、実質的に分離領域が拡大す
ることになる。
一般に分離領域形成後のＬＳＩの各製造プロセスにおい
ては、様々なエツチングプロセスが存在し、このエツチ
ングプロセスは集積度が向上する程通常多くなる。従っ
て、分離領域に形成された絶縁膜がこれらのエツチング
プロセスで侵蝕されることを予定して、集積度が高くな
ればなる程、初めに形成される絶縁膜を厚くする必要が
生じる。
ては、様々なエツチングプロセスが存在し、このエツチ
ングプロセスは集積度が向上する程通常多くなる。従っ
て、分離領域に形成された絶縁膜がこれらのエツチング
プロセスで侵蝕されることを予定して、集積度が高くな
ればなる程、初めに形成される絶縁膜を厚くする必要が
生じる。
ところが絶縁膜を厚くするとバーズビークの侵入部分も
増加し、高集積化のだめの分離領域の縮小に逆行する結
果となる。
増加し、高集積化のだめの分離領域の縮小に逆行する結
果となる。
あらかじめバーズビークの発生を予定して開孔部１４を
小さくしておく方法も考えられるが、開化部１４が小さ
くなると絶縁膜形成のだめの酸化過程が十分行われず、
厚い酸化膜を形成させることが困離となる。
小さくしておく方法も考えられるが、開化部１４が小さ
くなると絶縁膜形成のだめの酸化過程が十分行われず、
厚い酸化膜を形成させることが困離となる。
以上のように従来の選択酸化法には、高集積化を行９上
での欠点があった。
での欠点があった。
そこで本発明は、必要な厚みをもった素子分離用絶縁膜
を必要な領域にのみ形成することのできる半導体装置の
製造方法を提供することを目的とする。
を必要な領域にのみ形成することのできる半導体装置の
製造方法を提供することを目的とする。
本発明の特徴は、分離用絶縁膜を有する半導体装置の製
造方法において、従来の選択酸化法により分離用絶縁膜
を形成させた後、該分離用絶縁膜の必要な部分のみをマ
スクし、バーズビーク等の不発な部分をエツチングによ
り除去し、必要な領域にのみ絶縁膜を形成させ、半導体
装置の高集積化を図った点にある。
造方法において、従来の選択酸化法により分離用絶縁膜
を形成させた後、該分離用絶縁膜の必要な部分のみをマ
スクし、バーズビーク等の不発な部分をエツチングによ
り除去し、必要な領域にのみ絶縁膜を形成させ、半導体
装置の高集積化を図った点にある。
以下木琴間を図示する実施例に基づいて詳述する。オず
従来の選択酸化法によって第ａ （ａ）〜（ｃ）図に示
すように分離用酸化膜を形成させる。第１（ａ）図は第
３（ｃ１図と同じ図であり、ここまでの工程については
説明を省略する。続いて窒化膜１３を剥離した後、分離
用酸化膜１２上にポリシリコン膜１６を例えば４０００
λ積層させ、第１の層とし新たな窒化膜１７を例えば１
０００λ積層させ第２の層とし、更にその上から有機高
分子膜１８を積層させ第３の層とする。ここまでの工程
を第１（ｂ）図に示す。なお第３の層の表面は平面にな
るようにする。これは例えば、有機高分子の溶液を第２
の層の上に流しこみ、半導体基板を回転させながら溶媒
を蒸発させることによって実現できる。第１の層１６と
して本実施例ではポリシリコン膜を用いているが、これ
は分離用酸化膜１２とエツチング特性の異なる物質であ
れば他のものを用いてもかまわない。第２の層１７とし
ては窒化膜を用いているが、これは耐酸化性があり、か
つ、第１の層１６とエツチング特性の異なる物質でおれ
ば他のものを用いてもかまわない。また、第３の層１８
としては、有機高分子膜を用いているが、これは第２の
層１７とエツチング特性が異なり、かつ上側表面が平面
になるように積層することが可能な物質（例えばスピン
オングラスのよう表無機材料）であれば、他のものを用
いてもかまわない。
従来の選択酸化法によって第ａ （ａ）〜（ｃ）図に示
すように分離用酸化膜を形成させる。第１（ａ）図は第
３（ｃ１図と同じ図であり、ここまでの工程については
説明を省略する。続いて窒化膜１３を剥離した後、分離
用酸化膜１２上にポリシリコン膜１６を例えば４０００
λ積層させ、第１の層とし新たな窒化膜１７を例えば１
０００λ積層させ第２の層とし、更にその上から有機高
分子膜１８を積層させ第３の層とする。ここまでの工程
を第１（ｂ）図に示す。なお第３の層の表面は平面にな
るようにする。これは例えば、有機高分子の溶液を第２
の層の上に流しこみ、半導体基板を回転させながら溶媒
を蒸発させることによって実現できる。第１の層１６と
して本実施例ではポリシリコン膜を用いているが、これ
は分離用酸化膜１２とエツチング特性の異なる物質であ
れば他のものを用いてもかまわない。第２の層１７とし
ては窒化膜を用いているが、これは耐酸化性があり、か
つ、第１の層１６とエツチング特性の異なる物質でおれ
ば他のものを用いてもかまわない。また、第３の層１８
としては、有機高分子膜を用いているが、これは第２の
層１７とエツチング特性が異なり、かつ上側表面が平面
になるように積層することが可能な物質（例えばスピン
オングラスのよう表無機材料）であれば、他のものを用
いてもかまわない。
続いて飴３の層１８をＲ工Ｅ （Ｒｅａｃｔｉｖｅ Ｉ
ｏｎＥｔｃｈｉｎｇ ） 等の異方性エツチングでエツ
チングを行い、第２の屓１７を開孔部１４と同程度露出
させる（ ｔＪ＝’、 １ （ｃ）図）。即ち、分離領
域Ｘの部分は第２のＷ１１７が露出し、素子領域Ｙの部
分は第３の層１８以上の工程は容易に行いうる。
ｏｎＥｔｃｈｉｎｇ ） 等の異方性エツチングでエツ
チングを行い、第２の屓１７を開孔部１４と同程度露出
させる（ ｔＪ＝’、 １ （ｃ）図）。即ち、分離領
域Ｘの部分は第２のＷ１１７が露出し、素子領域Ｙの部
分は第３の層１８以上の工程は容易に行いうる。
次に残った第３の層１８をマスクとして用い、第２の１
１１７の露出部分をエツチングし、第１の層１６を露出
させる。続いて残っていた第３の層１８をすべて除去す
る。更に、第１の層１６の露出した部分にマスク用酸化
膜１９を例えば２０００λ成長させる（第１（ｄ）図）
。
１１７の露出部分をエツチングし、第１の層１６を露出
させる。続いて残っていた第３の層１８をすべて除去す
る。更に、第１の層１６の露出した部分にマスク用酸化
膜１９を例えば２０００λ成長させる（第１（ｄ）図）
。
続いて第２の層１７の残った部分をエツチングにより除
去し、マスク用酸化膜１９をマスクとして第１の１＃１
６のマスクされていない部分をエツチングにより除去す
る。最後にマスク用酸化膜１９と分離用酸化膜のバーズ
ビーク１５°の部分をエツチングにより除去する。
去し、マスク用酸化膜１９をマスクとして第１の１＃１
６のマスクされていない部分をエツチングにより除去す
る。最後にマスク用酸化膜１９と分離用酸化膜のバーズ
ビーク１５°の部分をエツチングにより除去する。
以上の工程終了後の状態を第１（ｅ）図に示す。分離用
酸化膜１５は第１の層１６とともに分離領域Ｘの部分の
み残り、素子領域！にはバーズビークが存在しなくなり
素子配置に有効に利用できる。また第１の層１６が分離
用酸化膜上に残されているため、これ以後の素子形成工
程において、エツチング等による分離用酸化膜の俊敏を
防ぐことができる。
酸化膜１５は第１の層１６とともに分離領域Ｘの部分の
み残り、素子領域！にはバーズビークが存在しなくなり
素子配置に有効に利用できる。また第１の層１６が分離
用酸化膜上に残されているため、これ以後の素子形成工
程において、エツチング等による分離用酸化膜の俊敏を
防ぐことができる。
例えば第２因で面積１０μｍ８のセルキャパシタ部１０
０を素子領域として設計した場合、従来の方法では分離
用酸化膜の厚みを０．８μ市として形成させると、バー
ズビークの侵入により、実際の素子領域１１０は面積的
５．６μｍｌと減少してしまり。本発明による方法では
実際の素子領域は設計当初の素子領域１００と同面積と
なり、従来の方法に比べて１．７９倍の素子領域を確保
することができる。
０を素子領域として設計した場合、従来の方法では分離
用酸化膜の厚みを０．８μ市として形成させると、バー
ズビークの侵入により、実際の素子領域１１０は面積的
５．６μｍｌと減少してしまり。本発明による方法では
実際の素子領域は設計当初の素子領域１００と同面積と
なり、従来の方法に比べて１．７９倍の素子領域を確保
することができる。
従来は設計時にバーズビーク侵入による素子領域の減少
を予想して、いわゆる変換差をもったマスクを用いるこ
とが行われていたが、本発明によればそのようなことは
必要なくなり、集積度を向上させることができるだけで
なく、設計も非常に容易になる。
を予想して、いわゆる変換差をもったマスクを用いるこ
とが行われていたが、本発明によればそのようなことは
必要なくなり、集積度を向上させることができるだけで
なく、設計も非常に容易になる。
なお、本発明の付加的な効果として、第３の層のエツチ
ング量をコントロールして、第２の層の露出面積を増減
することにより、最終的な分離領域の面積を増減するこ
ともできる。これは同じマスクを用いて種々の面積をも
った分離領域を形成させる場合に便利である。
ング量をコントロールして、第２の層の露出面積を増減
することにより、最終的な分離領域の面積を増減するこ
ともできる。これは同じマスクを用いて種々の面積をも
った分離領域を形成させる場合に便利である。
以上のとおり本発明によれば、半導体装置における素子
分離用絶縁膜の不要な部分であるバーズビークを除去す
るようにしたため、必要な厚みをもった絶縁膜を必要な
領域にのみ形成させることができ、より集積度を増加さ
せることができる。
分離用絶縁膜の不要な部分であるバーズビークを除去す
るようにしたため、必要な厚みをもった絶縁膜を必要な
領域にのみ形成させることができ、より集積度を増加さ
せることができる。
第１図は本発明に係る半導体装置の製造方法の工程説明
図、第２図は本発明に係る方法と従来の方法とで製造さ
れた半導体装置の比較説明図、第３図は従来の半導体装
置の製造方法の工程説明図である。 １１・・・半導体基板、１２・・・緩衝酸化膜、１３・
・・窒化膜、１４・・・開孔部、１５・・・分離用酸化
膜、１６・・・第１の層（ポリシリコン膜）、１７・・
・第２の層（窃化騨）、１８・・・第３の層（有機高分
子膜）、１９・・・マスク用酸化膜、１００・・・設計
時の素子領域、１０１・・・バーズビークの俊敏受けだ
後の素子領域。 出願人代理人 猪 股 清 ６１ 口 ６２ 図 も３ 閉
図、第２図は本発明に係る方法と従来の方法とで製造さ
れた半導体装置の比較説明図、第３図は従来の半導体装
置の製造方法の工程説明図である。 １１・・・半導体基板、１２・・・緩衝酸化膜、１３・
・・窒化膜、１４・・・開孔部、１５・・・分離用酸化
膜、１６・・・第１の層（ポリシリコン膜）、１７・・
・第２の層（窃化騨）、１８・・・第３の層（有機高分
子膜）、１９・・・マスク用酸化膜、１００・・・設計
時の素子領域、１０１・・・バーズビークの俊敏受けだ
後の素子領域。 出願人代理人 猪 股 清 ６１ 口 ６２ 図 も３ 閉
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に緩衝用酸化膜、およびその上に耐酸
化性膜を形成する工程と、 前記耐酸化性膜に開孔部を設ける工程と、前記半導体基
板の前記開孔部に対応した部分を酸化し、前記緩衝用酸
化膜の前記開孔部に対応した部分の膜厚を増加させて分
離用酸化膜とする工程と、 前記耐酸化性膜を除去する工程と、 前記分離用酸化膜上にのみ、前記分離用酸化膜とエツチ
ング特性が異なる物質からなるマスク層を形成する工程
と、 前記マスク層を利用して、前記緩衝用酸化膜をエツチン
グにより除去する工程と、 を有することを特徴とする半導体装置の製造方法。 ２、半導体基板上に緩衝用酸化膜、およびその上に耐酸
化性膜を形成する工程と、 前記耐酸化性膜に開孔部を設ける工程と。 前記半導体基板の前記開孔部に対応した部分を酸化し、
前記緩衝用酸化膜の前記開孔部に対応した部分の膜厚を
増加させて分離用酸化膜とする工程と、 前記耐酸化性膜を除去する工程と、 前記緩衝用酸化膜および前記分離用酸化膜上に、これら
の酸化膜とエツチング特性が異なる物質からなる第１の
層を形成する工程と、前記第１の層上に、前記第１の層
とエツチング特性が異なり、かつ、耐酸化性の物質から
なる第２の層を形成する工程と、 前記第２の層上に、前記第２の層とエツチング特性の異
なる物質からなる第３の層を上側表面が平面となるよう
に形成する工程と、前記第３の層をエツチングして一部
分を取除き、前記第２の層の一部分を露出させる工程と
、前記第２の層のうち、露出した部分をエッチングして
敗除き、前記第１の層の一部分を露出させる工程と、 前記第３の層のうち残っている部分を取除く工程と、 前記第１の層の露出した部分にマスク用酸化膜を形成す
る工程と、 前記第２の層のうち残っている部分をエツチングにより
取除く工程と、 前記第１の層のうち、前記マスク用酸化膜が形成されて
いない部分をエツチングにより取除く工程と、 前記緩衝用酸化膜および前記分離用酸化膜のうち、前記
マスク用酸化膜が形成されていない部分をエツチングに
より取除く工程と、を有することを特徴とする半導体装
置の製造方法。 ３、半導体装置の全製造プロセス終了後にも、第１の層
が残るように、十分な厚みをもって前記第１の層を形成
することを特徴とする特許請求の範囲第２項記載の半導
体装置の製造方法。 ４、第１の層がポリシリコンからなることを特徴とする
特許請求の範囲第２項または第３項記載の半導体装置の
製造方法。 ５、第２の層が窒化シリコンからなることを特徴とする
特許請求の範囲第２項乃至第４項のいずれかに記載の半
導体装置の製造方法。 ６、第３の層が有機高分子からなることを特徴とする特
許請求の範囲第２項乃至第５項のいずれかに記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093714A JPS60236246A (ja) | 1984-05-10 | 1984-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59093714A JPS60236246A (ja) | 1984-05-10 | 1984-05-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236246A true JPS60236246A (ja) | 1985-11-25 |
Family
ID=14090088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59093714A Pending JPS60236246A (ja) | 1984-05-10 | 1984-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236246A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234859A (en) * | 1988-06-28 | 1993-08-10 | Mitsubishi Denki Kabushiki Kaisha | LOCOS type field isolating film and semiconductor memory device formed therewith |
-
1984
- 1984-05-10 JP JP59093714A patent/JPS60236246A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234859A (en) * | 1988-06-28 | 1993-08-10 | Mitsubishi Denki Kabushiki Kaisha | LOCOS type field isolating film and semiconductor memory device formed therewith |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5998290A (en) | Method to protect gate stack material during source/drain reoxidation | |
| US6579757B2 (en) | Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized | |
| US5700733A (en) | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate | |
| JPS6228578B2 (ja) | ||
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US4564394A (en) | Preventing lateral oxide growth by first forming nitride layer followed by a composite masking layer | |
| US4435446A (en) | Edge seal with polysilicon in LOCOS process | |
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JP2531481B2 (ja) | 半導体装置の製造方法 | |
| JPS60236246A (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| US6420248B1 (en) | Double gate oxide layer method of manufacture | |
| JPS6083331A (ja) | 溝形成方法 | |
| JPS59104140A (ja) | 半導体装置の製造方法 | |
| US6136671A (en) | Method for forming gate oxide layers | |
| JP2558289B2 (ja) | 変質層の形成方法 | |
| JPS59181639A (ja) | 半導体装置の製造方法 | |
| JPH10189739A (ja) | 半導体装置の製造方法 | |
| US20030030101A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2961860B2 (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS641065B2 (ja) |