JPS6083331A - 溝形成方法 - Google Patents
溝形成方法Info
- Publication number
- JPS6083331A JPS6083331A JP58191488A JP19148883A JPS6083331A JP S6083331 A JPS6083331 A JP S6083331A JP 58191488 A JP58191488 A JP 58191488A JP 19148883 A JP19148883 A JP 19148883A JP S6083331 A JPS6083331 A JP S6083331A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- oxide film
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は溝形成方法に関し、特にシリコン基板に反応性
イオン・エツチングによシ溝を形成する溝形成方法に関
する。
イオン・エツチングによシ溝を形成する溝形成方法に関
する。
最近、集積回路の超ＬＳＩ化にともない全プロセスで反
応性イオンエツチング（以下ＲＩＢと記す）が導入され
ている。それと共にイオン照射損傷や均一性、選択比等
で解決すべき問題が残されている。
応性イオンエツチング（以下ＲＩＢと記す）が導入され
ている。それと共にイオン照射損傷や均一性、選択比等
で解決すべき問題が残されている。
従来、ＲＩＥを用いてシリコン基板に溝を形成する際、
通常用いられるエツチング条件によりシリコン基板に溝
を形成すると、溝の断面形状が、ある深さのところが最
大となり開口部よシ内部がふくらんだものＫなる。そし
て、該溝を例えば溝掘り素子分離に用いると、溝を絶縁
物等で埋める際、溝が埋まる前に開口部が塞がってしま
い、溝を完全に埋めることができないという問題がおっ
た。
通常用いられるエツチング条件によりシリコン基板に溝
を形成すると、溝の断面形状が、ある深さのところが最
大となり開口部よシ内部がふくらんだものＫなる。そし
て、該溝を例えば溝掘り素子分離に用いると、溝を絶縁
物等で埋める際、溝が埋まる前に開口部が塞がってしま
い、溝を完全に埋めることができないという問題がおっ
た。
〔発明の目的〕
本発明の目的は、上記欠点を除去し１反応性イオン・エ
ツチングの開口部より内側にふくらみを生ずる条件でエ
ツチングしても基板内に形成された溝の断面形状に開口
部よシ広くふくらんだ部分がない溝形成方法を提供する
ことにある。
ツチングの開口部より内側にふくらみを生ずる条件でエ
ツチングしても基板内に形成された溝の断面形状に開口
部よシ広くふくらんだ部分がない溝形成方法を提供する
ことにある。
本発明の溝形成方法は、シリコン基板上に酸化シ前記シ
リコン基板に溝を形成する工程と、前記多結晶シリコン
膜を全て除去する工程とを含んで構成される。
リコン基板に溝を形成する工程と、前記多結晶シリコン
膜を全て除去する工程とを含んで構成される。
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第１図（ａ）〜［有］）は本発明の一実施例を説明する
ための工、程順に示したシリコン基板の断面図である。
ための工、程順に示したシリコン基板の断面図である。
本実施例は以下の工程に：、より実施できる。
先ず、第１図（ａ）に示すよ・うに、溝を形成すべきシ
リコン基板１の表面上に熱酸化によ、？＋！ｉｌｌ！化
膜２を数百１の厚さに形成し、その上に約ｔｏｏｏ Ｘ
の窒化膜３をＣＶ Ｊ）法によシ形成する。
リコン基板１の表面上に熱酸化によ、？＋！ｉｌｌ！化
膜２を数百１の厚さに形成し、その上に約ｔｏｏｏ Ｘ
の窒化膜３をＣＶ Ｊ）法によシ形成する。
次いで約１．５μＩｎのＣＶＤ法による多結晶シリコン
手、多結晶クリコン４に重ねて１μｍｎ程紅のＣＶＤ１
Ｋ！る酸化膜５を成長させる。
手、多結晶クリコン４に重ねて１μｍｎ程紅のＣＶＤ１
Ｋ！る酸化膜５を成長させる。
次いズ、酸化膜５上にホトレジスト膜６を形成し、パタ
ーニングして開口部７を形成する。
ーニングして開口部７を形成する。
次に、第１図（ｂ）Ｋ−示すよ２に、ＣＦ’・、をエツ
チングガスとして敵イｌＳ膜５をＲＩＭによシ、エツチ
ングし、１酸化膜５の開口部８を形成する。
チングガスとして敵イｌＳ膜５をＲＩＭによシ、エツチ
ングし、１酸化膜５の開口部８を形成する。
次に、第１図（Ｃ）に示すように、開口部８の設けられ
た酸化膜５をマスクとしてＣＣＩ、ＩＦをエツチングガ
ス、と、してＲＩ・Ｅにより１溝の深さが５μｍ程匿に
なるまで岑ツチングを哲なう。このときエツチングは瞥
結晶７リコン膜４．窒化膜３、酸化膜２、シリコン基板
１の順に進むが、 Ｃ，（Ｊ、 Ｐをエツチングガスと
して用いた場合、シリコンと窒化膜および酸化膜の選択
比はあ筐シ高くないので。
た酸化膜５をマスクとしてＣＣＩ、ＩＦをエツチングガ
ス、と、してＲＩ・Ｅにより１溝の深さが５μｍ程匿に
なるまで岑ツチングを哲なう。このときエツチングは瞥
結晶７リコン膜４．窒化膜３、酸化膜２、シリコン基板
１の順に進むが、 Ｃ，（Ｊ、 Ｐをエツチングガスと
して用いた場合、シリコンと窒化膜および酸化膜の選択
比はあ筐シ高くないので。
多結晶シリコン１１４がエツチングされ窒化１１１に３
が露出してもエツチング条件を変えずに多結晶シリコン
のエツチング条件のままエツチングを続行することがで
きる。
が露出してもエツチング条件を変えずに多結晶シリコン
のエツチング条件のままエツチングを続行することがで
きる。
シリコン基板のＲＩＢが終ると縛断面形状は第１図（Ｃ
）に示さｔているように溝開口部から深さ約１．５μｍ
の所にふくらみのピークが存在する形状となる。
）に示さｔているように溝開口部から深さ約１．５μｍ
の所にふくらみのピークが存在する形状となる。
次に、ｖＪ１図（ｄ）に示すように、シリコン基板の表
面にホトレジスト膜ｌＯを被着すると共に溝９にホトレ
ジスト１０′を充填する。
面にホトレジスト膜ｌＯを被着すると共に溝９にホトレ
ジスト１０′を充填する。
次に、第１図（ｅ）に示すように、酸化膜５が露出する
までエツチングする。次に引続いてホトレジスト１０′
乞マスクとして酸化膜５、多結晶シリコン膜４の順で選
択的にエツチングして窒化膜３を露出せしめると第１図
（ｆ）に示す形状が得られる。
までエツチングする。次に引続いてホトレジスト１０′
乞マスクとして酸化膜５、多結晶シリコン膜４の順で選
択的にエツチングして窒化膜３を露出せしめると第１図
（ｆ）に示す形状が得られる。
このとき溝９の中はホトレジスト１０′が間され保鏝さ
れているのでエツチングの影臀は全く受けることがない
。
れているのでエツチングの影臀は全く受けることがない
。
次に第１図（ｇ）に示すように、溝中のホトレジストｌ
Ｏ′を有機溶剤で除去するとふくらみのないＰＪｒ望の
溝９が得られる。
Ｏ′を有機溶剤で除去するとふくらみのないＰＪｒ望の
溝９が得られる。
本実施例では、（１１１を形成すべきシリコン基板を酸
化膜、窒化膜を形成した後直ちに溝を形成するのではな
く、通常の効率的ＲＩＢ”（最もふくらんだ部分が、そ
の中に含まれる程反の厚さの多結晶シリコン膜を耐ＲＩ
Ｅマスク材の下に形成してめるので、目的の溝を形成す
べきシリコン基板に於てはＲＩＥ後の溝断面形状にふく
らみを生ずるＲＩＢ条件でエツチングしても開口部より
広くふ、くらんだ部分を生ずることはなく、従って、鼻
を絶縁物で埋める場合も、溝が埋まる勅に開口部が塞が
るような欠点を生ずることはない。
化膜、窒化膜を形成した後直ちに溝を形成するのではな
く、通常の効率的ＲＩＢ”（最もふくらんだ部分が、そ
の中に含まれる程反の厚さの多結晶シリコン膜を耐ＲＩ
Ｅマスク材の下に形成してめるので、目的の溝を形成す
べきシリコン基板に於てはＲＩＥ後の溝断面形状にふく
らみを生ずるＲＩＢ条件でエツチングしても開口部より
広くふ、くらんだ部分を生ずることはなく、従って、鼻
を絶縁物で埋める場合も、溝が埋まる勅に開口部が塞が
るような欠点を生ずることはない。
また溝形成後マスク材及び多結晶シリコンの除去Ｋｌた
っではホトレジストを溝部に光填しであるので、エツチ
ング時に溝に損傷を与えることもない。
っではホトレジストを溝部に光填しであるので、エツチ
ング時に溝に損傷を与えることもない。
従って溝の開口部よシふくらんだところがなく、かつ何
表面に損傷のない浸れた溝を形成することが出来る。
表面に損傷のない浸れた溝を形成することが出来る。
なお、ふくらみを／リコン基板に生せしめ在いために付
着するチ結晶シリコンの厚さはＲＩ Ｅの条件によシそ
の厚さを調節することにより本発明の目的を達成するこ
とができる。
着するチ結晶シリコンの厚さはＲＩ Ｅの条件によシそ
の厚さを調節することにより本発明の目的を達成するこ
とができる。
以上説明したとおシ、本発明によれば、反応性イオンエ
ンチングによりシリコン基板に（ｆｆ ’と形成するに
あたり、開口部より内１同にふくらみを生ずる条件でエ
ツチングしても必袈なシリコン基板内に形成された溝の
断面形状が開口部よ、り広くふくらむことがなく、かつ
表面に損傷のない溝を確実に形成することができる。
ンチングによりシリコン基板に（ｆｆ ’と形成するに
あたり、開口部より内１同にふくらみを生ずる条件でエ
ツチングしても必袈なシリコン基板内に形成された溝の
断面形状が開口部よ、り広くふくらむことがなく、かつ
表面に損傷のない溝を確実に形成することができる。
第１図（ａ）〜（２））は本発明の一実施例を説明する
だめの工程順に示したシリコン基板の断面図でを）る。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・窒化膜、４・・・・・・多結晶シリコン
膜、訃・・・・・酸化膜、６・・・・・・ホトレジスト
膜、７．８・・・・・・開口部、９・・・・・・溝、１
０・・・・・・ホトレジスト膜、１０′・・・・・・ホ
トレジスト。 泉 １ 図 第１ 図
だめの工程順に示したシリコン基板の断面図でを）る。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・窒化膜、４・・・・・・多結晶シリコン
膜、訃・・・・・酸化膜、６・・・・・・ホトレジスト
膜、７．８・・・・・・開口部、９・・・・・・溝、１
０・・・・・・ホトレジスト膜、１０′・・・・・・ホ
トレジスト。 泉 １ 図 第１ 図
Claims (4)
- （１） シリコン基板上に酸化膜次いで窒化膜を重ねで
形成する工程と、前記窒化膜上に所定厚さ以上の多結晶
シリコン膜を形成する工程と、ｉ多結晶シリコン膜、窒
化膜、酸化膜を通して反応性イオン・エツチングにより
前記シ・リコン基板に溝を形成する工程と、前記多結晶
シリコン膜を全て除去する工程とを含むことを特徴とす
る溝形成方法。 - （２） 所足の厚さが、反応性イオン・エツチングで生
ずる溝開口部よりふくらんだ部分を化分包含する厚さで
ある特許請求の範囲第（１ン項記載の溝形成方法。 - （３）多結晶シリコン膜、窒化膜、酸化膜を通して反応
性イオン・エツチング（よりシリコン基板に溝を形成す
る工程が、所定厚さ以上の多結晶シリコン膜の上に酸化
膜を形成する工程と、ホトレジスト膜を塗布し溝形成の
ためのパターン化をする工程と、前記ホトレジスト膜を
マスクとして反応性イオンエツチングにより酸化膜をエ
ツチングする工程と、前記ホトレジスト膜を除去する工
程と、前記酸化膜をマスクとして反応性イオンエツチン
グにより前記多結晶シリコン、窒化膜、酸化膜を通して
シリコン基板に溝を形成する工程を有する特許請求の範
囲第（１）項又は第（２）項記載の溝形成方法。 - （４）多結晶シリコン膜を全て除去する工程が、溝の形
成されたシリコン基板表面にホトレジスト膜を被着させ
ると共に溝部にホトレジストを充填する工程と、前記ホ
トレジストをエツチングして酸イし膜を露出させる工程
と、前記溝部に形成されたホトレジストをマスクとして
前記酸化膜及び前記多結晶シリコン膜を選択的にエツチ
ングして窒化膜を露出させる工程と、前記ホトレジスト
を除去する工程よシなる特許請求の囲第（１）項又は第
（２）項又は第（３ン項記載の溝形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191488A JPS6083331A (ja) | 1983-10-13 | 1983-10-13 | 溝形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191488A JPS6083331A (ja) | 1983-10-13 | 1983-10-13 | 溝形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083331A true JPS6083331A (ja) | 1985-05-11 |
Family
ID=16275475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191488A Pending JPS6083331A (ja) | 1983-10-13 | 1983-10-13 | 溝形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083331A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118384A (en) * | 1990-04-03 | 1992-06-02 | International Business Machines Corporation | Reactive ion etching buffer mask |
| US5298790A (en) * | 1990-04-03 | 1994-03-29 | International Business Machines Corporation | Reactive ion etching buffer mask |
| US6296777B1 (en) * | 1997-08-01 | 2001-10-02 | Infineon Technologies Ag | Structuring process |
| US6316329B1 (en) | 1998-12-30 | 2001-11-13 | Nec Corporation | Forming a trench mask comprising a DLC and ASH protecting layer |
-
1983
- 1983-10-13 JP JP58191488A patent/JPS6083331A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118384A (en) * | 1990-04-03 | 1992-06-02 | International Business Machines Corporation | Reactive ion etching buffer mask |
| US5298790A (en) * | 1990-04-03 | 1994-03-29 | International Business Machines Corporation | Reactive ion etching buffer mask |
| US6296777B1 (en) * | 1997-08-01 | 2001-10-02 | Infineon Technologies Ag | Structuring process |
| US6316329B1 (en) | 1998-12-30 | 2001-11-13 | Nec Corporation | Forming a trench mask comprising a DLC and ASH protecting layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0329172B2 (ja) | ||
| US5457067A (en) | Process for formation of an isolating layer for a semiconductor device | |
| JP2900503B2 (ja) | 半導体基板内にトレンチ絶縁構造を製造する方法 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5470782A (en) | Method for manufacturing an integrated circuit arrangement | |
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| JPS6083331A (ja) | 溝形成方法 | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| JPS6214439A (ja) | 半導体装置の製造方法 | |
| JPS61154144A (ja) | 半導体装置及びその製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS61208833A (ja) | 半導体装置の製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0613459A (ja) | 素子分離方法及び半導体装置 | |
| JPH02189922A (ja) | 半導体装置の製造方法 | |
| KR100640974B1 (ko) | 반도체 소자의 제조방법 | |
| JPH04282835A (ja) | 半導体装置の製造方法 | |
| JPS58124244A (ja) | 半導体装置の製造方法 | |
| JPH034514A (ja) | ウエハの製造方法 | |
| JPS60236246A (ja) | 半導体装置の製造方法 | |
| JPH04324955A (ja) | 半導体装置の製造方法 | |
| JPH11288924A (ja) | 半導体装置の製造方法 |