JPS60236532A - エラ−検出方式 - Google Patents
エラ−検出方式Info
- Publication number
- JPS60236532A JPS60236532A JP9332084A JP9332084A JPS60236532A JP S60236532 A JPS60236532 A JP S60236532A JP 9332084 A JP9332084 A JP 9332084A JP 9332084 A JP9332084 A JP 9332084A JP S60236532 A JPS60236532 A JP S60236532A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parity
- output
- pulse
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）、産業上の利用分野
本発明はディジタル通信装置等に於いて利用されている
パリティチェックによる信号のエラーを検出する方式に
関するものである。
パリティチェックによる信号のエラーを検出する方式に
関するものである。
（ｂ）、従来の技術
ディジタル通信装置等に於いて、送信側から伝送すべき
情報にパリティパルスを付加して送り出し、受信側では
受信信号に対しパリティチェックを行うことにより誤信
号を検出することは一般によく行われている手法である
。
情報にパリティパルスを付加して送り出し、受信側では
受信信号に対しパリティチェックを行うことにより誤信
号を検出することは一般によく行われている手法である
。
（Ｃ）０発明が解決しようとする問題点第３図は従来の
パリティチェックの一例を示す図である。
パリティチェックの一例を示す図である。
図中、■は１・０計数回路、２はパリティパルス挿入回
路、３はパリティパルス抽出回路、４は比較回路である
。尚以下企図を通じ同一記号は同一対象物を表す。
路、３はパリティパルス抽出回路、４は比較回路である
。尚以下企図を通じ同一記号は同一対象物を表す。
送信側では、入力データが１・０計数回路１、及びパリ
ティパルス挿入回路２に入力される。
ティパルス挿入回路２に入力される。
今奇数パリティの場合を例に取って説明すると、１・０
計数回路１は入力データを規定のビット数だけ計数し、
其の結果１・０計数回路１の出力が１である時は“１″
信号が偶数個あったことになるので、パリティパルス挿
入回路２では“１”パルス付加し、■・０計数回路１の
出力が０である時は“１″信号が奇数個あったことにな
るので、パリティパルス挿入回路２では“０”パルスを
付加して送り出す。
計数回路１は入力データを規定のビット数だけ計数し、
其の結果１・０計数回路１の出力が１である時は“１″
信号が偶数個あったことになるので、パリティパルス挿
入回路２では“１”パルス付加し、■・０計数回路１の
出力が０である時は“１″信号が奇数個あったことにな
るので、パリティパルス挿入回路２では“０”パルスを
付加して送り出す。
受信側では、上記パリティパルスを付加した信号を受信
して１・０計数回路１、及びパリティパルス抽出回路３
に入力する。１・０計数回路１は受信データを規定のビ
ット数だけ計数し、パリティパルス抽出回路３は受信デ
ータからパリティパルスを抽出する。１・０計数回路１
の出力が１である時は“１”信号が偶数個あったことに
なるので、パリティパルス抽出回路３は“１″のパリテ
ィパルスを受信していなければならないので、比較回路
４で一致しておれば誤信号はないと判定し、一致しない
時は誤信号と判定する。
して１・０計数回路１、及びパリティパルス抽出回路３
に入力する。１・０計数回路１は受信データを規定のビ
ット数だけ計数し、パリティパルス抽出回路３は受信デ
ータからパリティパルスを抽出する。１・０計数回路１
の出力が１である時は“１”信号が偶数個あったことに
なるので、パリティパルス抽出回路３は“１″のパリテ
ィパルスを受信していなければならないので、比較回路
４で一致しておれば誤信号はないと判定し、一致しない
時は誤信号と判定する。
上記のパリティチェック方式は周知の様に誤りの発生が
一回の時は誤信号を検出出来るが、偶数回誤りが発生し
た時は分からないと云う欠点があ問題を解決するための
手段は、ディジタル信号の送受信側に夫々該ディジクル
信号のパリティ情報を計数する計数器を備え、送信側で
は該パリティ情報を付加して送信し、受信側では受信し
た該ディジタル信号から該計数器に依って得られたパリ
ティ情報と送信側から送られて来た該パリティ情報を比
較してパリティ誤りを検出するエラー検出方式であって
、送受信側に該計数器の状態を判別する判別手段を設け
、送信側に於いては該判別手段の判別結果を付加情報と
して該ディジタル信号に付加して送信し、受信側に於い
ては送信されて来た付加情報と受信側の該判別手段の判
別結果を比較するエラー検出方式により達成される。
一回の時は誤信号を検出出来るが、偶数回誤りが発生し
た時は分からないと云う欠点があ問題を解決するための
手段は、ディジタル信号の送受信側に夫々該ディジクル
信号のパリティ情報を計数する計数器を備え、送信側で
は該パリティ情報を付加して送信し、受信側では受信し
た該ディジタル信号から該計数器に依って得られたパリ
ティ情報と送信側から送られて来た該パリティ情報を比
較してパリティ誤りを検出するエラー検出方式であって
、送受信側に該計数器の状態を判別する判別手段を設け
、送信側に於いては該判別手段の判別結果を付加情報と
して該ディジタル信号に付加して送信し、受信側に於い
ては送信されて来た付加情報と受信側の該判別手段の判
別結果を比較するエラー検出方式により達成される。
（ｅ）０作用
本発明に依ると上記構成から明らかな様にパリティパル
スに追加して送信側のパリティ計数カウンタの状態を示
す情報が送られて来るので、受信側では従来のパリティ
チェックの上に更にパリティ計数カウンタの状態を比較
出来る為、偶数回誤りが発生した場合にも誤信号を検出
出来ると云う効果が生まれる。
スに追加して送信側のパリティ計数カウンタの状態を示
す情報が送られて来るので、受信側では従来のパリティ
チェックの上に更にパリティ計数カウンタの状態を比較
出来る為、偶数回誤りが発生した場合にも誤信号を検出
出来ると云う効果が生まれる。
（ｆ）、実施例
第１図は本発明に依るエラー検出方式の一実施例を示す
ブロック図である。
ブロック図である。
第２図は第１図の動作を説明するための図である。
図中、５は計数回路の状態監視回路、６は比較回路であ
る。尚第１図に於いて計数回路の状態監視回路５は１・
０計数回路１と同じ２分周回路を使用する。
る。尚第１図に於いて計数回路の状態監視回路５は１・
０計数回路１と同じ２分周回路を使用する。
以下図に従って本発明の詳細な説明する。
金弟２図の■に示す入力データ列を送信側から送出する
ものとする。第２図の■に示す入力データ列は２４ビツ
トから構成され、此の入力データ列の印加により１・０
計数回路１の出力は第２図の■に示す様になる。
ものとする。第２図の■に示す入力データ列は２４ビツ
トから構成され、此の入力データ列の印加により１・０
計数回路１の出力は第２図の■に示す様になる。
但しｌ・０計数回路１は入力パルスの立ち上がりで変化
するものとする。
するものとする。
計数回路の状態監視回路５は１・０計数回路１の出力が
入力となるので、第２図の■に示す出力状態となる。
入力となるので、第２図の■に示す出力状態となる。
従って奇数パリティ方式を取るとすれば、パリティパル
スは“０”を付加する。又状態監視回路５の出力は“０
”であるので更に“′Ｏ”パルスを追加して送出する。
スは“０”を付加する。又状態監視回路５の出力は“０
”であるので更に“′Ｏ”パルスを追加して送出する。
受信側に於いては第２図の■に“０．０”を追加した入
力データ列を受信し、１・Ｏ計数回路ｌ、及びパリティ
パルス抽出回路３に入力する。
力データ列を受信し、１・Ｏ計数回路ｌ、及びパリティ
パルス抽出回路３に入力する。
此の時受信側の１・Ｏ計数回路１の出力は第２図の■に
示す様になり、計数回路の状態監視回路５の出力は第２
図の■となる。
示す様になり、計数回路の状態監視回路５の出力は第２
図の■となる。
従って比較回路６に於いて、付加信号が“０、Ｏ″であ
るか否かを検査することにより誤信号の有無を検出出来
る。
るか否かを検査することにより誤信号の有無を検出出来
る。
第２図の■は矢印に示す様に２個の誤りがある入力デー
タ列を示す。
タ列を示す。
此の場合受信側の１・０計数回路１の出力は第２図の■
に示す様になり、計数回路の状態監視回路５の出力は第
２図の■となる。送られて来た付加信号は“Ｏ１θ″で
あるにも拘わらす１・Ｏ計数回路１の出力は“０”で変
化はないが、計数回路の状態監視回路５の出力は“ｌ”
となっているので誤信号を受信したことが判る。
に示す様になり、計数回路の状態監視回路５の出力は第
２図の■となる。送られて来た付加信号は“Ｏ１θ″で
あるにも拘わらす１・Ｏ計数回路１の出力は“０”で変
化はないが、計数回路の状態監視回路５の出力は“ｌ”
となっているので誤信号を受信したことが判る。
（ａ発明の効果
以上詳細に説明した様に本発明によれば、偶数回誤りが
発生した場合にも誤信号を検出することが出来るエラー
検出方式を実現出来ると云う大きい効果がある。
発生した場合にも誤信号を検出することが出来るエラー
検出方式を実現出来ると云う大きい効果がある。
第１図は本発明に依るエラー検出方式の一実施例を示す
ブロック図である。 第２図は第１図の動作を説明するための図である。 第３図は従来のパリティチェックの一例を示す図である
。 図中、■は１・Ｏ計数回路、２はパリティパルス挿入回
路、３はパリティパルス抽出回路、４は比較回路、５は
計数回路の状態監視回路、６は比較回路である。 第 １ 肥 第 ２ 側 祁 ３ 図
ブロック図である。 第２図は第１図の動作を説明するための図である。 第３図は従来のパリティチェックの一例を示す図である
。 図中、■は１・Ｏ計数回路、２はパリティパルス挿入回
路、３はパリティパルス抽出回路、４は比較回路、５は
計数回路の状態監視回路、６は比較回路である。 第 １ 肥 第 ２ 側 祁 ３ 図
Claims (1)
- ディジタル信号の送受信側に夫々該ディジタル信号のパ
リティ情報を計数する計数器を備え、送信側では該パリ
ティ情報を付加して送信し、受信側では受信した該ディ
ジタル信号から該計数器に依って得られたパリティ情報
と送信側から送られて来た該パリティ情報を比較してパ
リティ誤りを検出するエラー検出方式であって、送受信
側に該計数器の状態を判別する判別手段を設け、送信側
に於いては該判別手段の判別結果を付加情報として該デ
ィジタル信号に付加して送信し、受信側に於いては送信
されて来た付加情報と受信側の該判別手段の判別結果を
比較することを特徴とするエラー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9332084A JPS60236532A (ja) | 1984-05-10 | 1984-05-10 | エラ−検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9332084A JPS60236532A (ja) | 1984-05-10 | 1984-05-10 | エラ−検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236532A true JPS60236532A (ja) | 1985-11-25 |
Family
ID=14078997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9332084A Pending JPS60236532A (ja) | 1984-05-10 | 1984-05-10 | エラ−検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236532A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545641A (en) * | 1977-06-15 | 1979-01-17 | Fujitsu Ltd | Data checking system |
| JPS5449162A (en) * | 1977-09-27 | 1979-04-18 | Takuwa Co Ltd | Method of detecting transmission false in information transmission device |
-
1984
- 1984-05-10 JP JP9332084A patent/JPS60236532A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545641A (en) * | 1977-06-15 | 1979-01-17 | Fujitsu Ltd | Data checking system |
| JPS5449162A (en) * | 1977-09-27 | 1979-04-18 | Takuwa Co Ltd | Method of detecting transmission false in information transmission device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3303462A (en) | Error detection in duobinary data systems | |
| JPS60236532A (ja) | エラ−検出方式 | |
| KR970011740B1 (ko) | Hdlc nrzi 통신시스템에서의 선로이중화장치 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPH03139049A (ja) | 直列・並列変換回路 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JPS6257333A (ja) | 符号誤り検出方式 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPS5945304B2 (ja) | 二線式通信装置における回線障害検出方式 | |
| JPH0118607B2 (ja) | ||
| JPH04267631A (ja) | パリティビット付加方式 | |
| JPS63306723A (ja) | 監視信号転送回路 | |
| JPH02100549A (ja) | 伝送制御装置 | |
| JPS6221426B2 (ja) | ||
| JPH02260728A (ja) | Ａｉｓ検出方式 | |
| JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
| JPS63148335A (ja) | エラ−検出装置 | |
| JPH0294722A (ja) | パリティ監視方式 | |
| JPS58215847A (ja) | デ−タ伝送装置 | |
| JPS6361336A (ja) | デ−タエラ−検出方式 | |
| JPS62150945A (ja) | 伝送路監視方式 | |
| JPH01278138A (ja) | フレーム同期方式 |