JPH02260728A - Ais検出方式 - Google Patents
Ais検出方式Info
- Publication number
- JPH02260728A JPH02260728A JP7977789A JP7977789A JPH02260728A JP H02260728 A JPH02260728 A JP H02260728A JP 7977789 A JP7977789 A JP 7977789A JP 7977789 A JP7977789 A JP 7977789A JP H02260728 A JPH02260728 A JP H02260728A
- Authority
- JP
- Japan
- Prior art keywords
- ais
- data
- flip
- flop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、伝送通信装置のAIS (^larm In
dication Signal :アラーム表示信号
)検出方式に関する。
dication Signal :アラーム表示信号
)検出方式に関する。
従来、伝送通信装置のAIS検出は、AISの誤検出を
防ぐために連続した2ビツトのデータの両方あるいは、
いずれかが“1”の場合のみ、DATAが1”であると
認識する。そして、得られた“1”のデータをカウント
することにより、/US検出を行っている。
防ぐために連続した2ビツトのデータの両方あるいは、
いずれかが“1”の場合のみ、DATAが1”であると
認識する。そして、得られた“1”のデータをカウント
することにより、/US検出を行っている。
このようにATS検出をする、従来のAIS検出方式の
一例が第2図に示されている。このAIS検出方式は、
入力されるデータDATAがらAIsを検出する。
一例が第2図に示されている。このAIS検出方式は、
入力されるデータDATAがらAIsを検出する。
この従来のAIS検出方式は、検出部3oと、出力部4
0とで構成されている。
0とで構成されている。
検出部30は、フリップフロップ31.32と、オアゲ
ート33とアンドゲート34とで構成されており、デー
タDATAとクロック信号CLKとが入力されている。
ート33とアンドゲート34とで構成されており、デー
タDATAとクロック信号CLKとが入力されている。
このような検出部3oは、連続した2ビツトのデータの
両方、あるいはいずれかが“1”のときに、データDA
TAを“1”と!!識する。
両方、あるいはいずれかが“1”のときに、データDA
TAを“1”と!!識する。
この認識された°′1”のデータが、出力部4oに送出
される。
される。
出力部40は、カウンタ41と、フリップフロップ42
.43とタイマ44とで構成されており、クロック信号
CLKと検出部30からのデータとが入力されている。
.43とタイマ44とで構成されており、クロック信号
CLKと検出部30からのデータとが入力されている。
このような出力部30は、検出部30からの1”のデー
タをカウントして、ATSを検出する。そして、フリッ
プフロップ43の端子QからATSを出力する。
タをカウントして、ATSを検出する。そして、フリッ
プフロップ43の端子QからATSを出力する。
上述した従来のAIS検出方式では誤検出を防ぐ関係上
、連続した2ビツトのデータの両方あるいはいずれかが
“1パであれば、データDATAが1”″であると認識
する。このために、“01”の連続したDATAが従来
のAIS検出方式に入力されると、誤ってAISを検出
した動作を行う。
、連続した2ビツトのデータの両方あるいはいずれかが
“1パであれば、データDATAが1”″であると認識
する。このために、“01”の連続したDATAが従来
のAIS検出方式に入力されると、誤ってAISを検出
した動作を行う。
また、得られた“l”のデータのカウント数が多いため
に、カウンタ部内の素子数も多くなる。
に、カウンタ部内の素子数も多くなる。
このために、原価低減やユニット上の省スペース化に支
障を来すという欠点がある。
障を来すという欠点がある。
本発明の目的は、このような欠点を除去し、AIsの誤
検出を減少でき、さらにカウンタ部内の素子数も減少で
きるAIS検出方式を提供することにある。
検出を減少でき、さらにカウンタ部内の素子数も減少で
きるAIS検出方式を提供することにある。
本発明は、入力されるデータに基づいて伝送通信装置の
異常を示すATSを出力するAIS検出方式において、 入力されるデータの“0゛′信号を検出する検出部と、 前記検出部からの“′0”信号をカウントし、この“0
”信号数が許容するエラーレートで起こりうるー“0パ
信号の数より少ないときにAISを出力する出力部とを
有することを特徴としている。
異常を示すATSを出力するAIS検出方式において、 入力されるデータの“0゛′信号を検出する検出部と、 前記検出部からの“′0”信号をカウントし、この“0
”信号数が許容するエラーレートで起こりうるー“0パ
信号の数より少ないときにAISを出力する出力部とを
有することを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は、本発明の一実施例を示す回路図である。この
AIS検出方式は、検出部10と、出力部20とで構成
されている。
AIS検出方式は、検出部10と、出力部20とで構成
されている。
さらに、検出部10は、インバータ11と、アンドゲー
ト12とで構成されている。
ト12とで構成されている。
出力部20は、カウンタ(COUNTER) 21と、
フリップフロップ22.23と、タイマ(TIMER)
24とで構成されている。
フリップフロップ22.23と、タイマ(TIMER)
24とで構成されている。
このような構成のAIS検出方式において、検出部10
のインバータ11は、入力されたデータDATAを反転
する。反転したデータをアンドゲート12に出力する。
のインバータ11は、入力されたデータDATAを反転
する。反転したデータをアンドゲート12に出力する。
アンドゲート12は、インバータ11からの信号とクロ
ーツク信号CLKとの論理積の演算をする。演算結果が
出力部20に出力される。
ーツク信号CLKとの論理積の演算をする。演算結果が
出力部20に出力される。
タイマ24は、端子Cに入力されるクロック信号に基づ
いて、AISを判定する時間を設定する。
いて、AISを判定する時間を設定する。
この設定に係る信号が、カウンタ21の端子Rと、フリ
ップフロップ22の端子Rと、フリップフロップ23の
端子Cとに出力される。
ップフロップ22の端子Rと、フリップフロップ23の
端子Cとに出力される。
カウンタ21は、端子Cを経由して、アンドゲートから
のパルスを受は取り、タイマ24で設定された時間の間
、このパルスを数える。そして、数えたパルス数に基づ
いて、パルスをフリップフロップ22の端子Sに出力す
る。
のパルスを受は取り、タイマ24で設定された時間の間
、このパルスを数える。そして、数えたパルス数に基づ
いて、パルスをフリップフロップ22の端子Sに出力す
る。
フリップフロップ22は、カウンタ21からの信号とタ
イマ24からの信号とに基づいて、端子Qから信号を出
力する。この信号が、フリップフロップ23の端子りに
入力される。
イマ24からの信号とに基づいて、端子Qから信号を出
力する。この信号が、フリップフロップ23の端子りに
入力される。
フリップフロップ23は、フリップフロップ22からの
信号とタイマ24からの信号とに基づいて、端子Qから
AIS又はAISではないことを示す信号を出力する。
信号とタイマ24からの信号とに基づいて、端子Qから
AIS又はAISではないことを示す信号を出力する。
次に、本実施例の動作について説明する。
クロック信号CLKが、検出部10のアントゲ−目2と
、出力部20のタイマ24の端子Cに入力されている。
、出力部20のタイマ24の端子Cに入力されている。
タイマ24が、このクロック信号CLKに基づいて、A
ISを判定する時間を設定している。
ISを判定する時間を設定している。
そして、この設定に係る信号を端子OUTから出力する
。この信号が、カウンタ21の端子Rと、フリップフロ
ップ22の端子Rと、フリップフロップ23の端子Cに
入力される。
。この信号が、カウンタ21の端子Rと、フリップフロ
ップ22の端子Rと、フリップフロップ23の端子Cに
入力される。
このような状態のときに、例えば01”の連続したデー
タDATAが、検出部10のインバータ11に入力され
る。インバータ11は、このデータDATAを反転する
。反転されたデータが、アンドゲート12に入力される
。
タDATAが、検出部10のインバータ11に入力され
る。インバータ11は、このデータDATAを反転する
。反転されたデータが、アンドゲート12に入力される
。
アンドゲート12が、インバータ11からの反転された
データとクロック信号CLKとの論理積の演算をして、
演算結果を出力する。
データとクロック信号CLKとの論理積の演算をして、
演算結果を出力する。
これにより、入力されるデータDATAがII Onの
ときに、検出部10はパルスを出力部20に送出する。
ときに、検出部10はパルスを出力部20に送出する。
検出部10からのパルスが、出力部20のカウンタ21
の端子Cに入力される。カウンタ21は、タイマ24に
より設定された時間の間、このパルスを数える。そして
、カウンタ21は、このパルス数が許容するエラーレー
トで起こりうる“0”信号の数に対応するパルス数以上
になったとき、つまり入力データDATAがAISでな
いときに、パルスを端子COから出力する。
の端子Cに入力される。カウンタ21は、タイマ24に
より設定された時間の間、このパルスを数える。そして
、カウンタ21は、このパルス数が許容するエラーレー
トで起こりうる“0”信号の数に対応するパルス数以上
になったとき、つまり入力データDATAがAISでな
いときに、パルスを端子COから出力する。
カウンタ21からのパルスが、・フリップフロップ22
の端子Sに入力される。この信号に基づいて、フリップ
フロップ22が、端子Qから信号を、フリップフロップ
23の端子りに出力する。
の端子Sに入力される。この信号に基づいて、フリップ
フロップ22が、端子Qから信号を、フリップフロップ
23の端子りに出力する。
フリップフロップ23が、フリップフロップ22からの
信号により、データDATAがAISでないことを示す
信号を、端子Qから出力する。
信号により、データDATAがAISでないことを示す
信号を、端子Qから出力する。
次に、“1”のデータDATAが検出部10に入力され
る。インバータ11は、このデータDATAを反転して
、アンドゲート12に出力する。従って、アンドゲート
12から出力部20には、パルスが送出されない。
る。インバータ11は、このデータDATAを反転して
、アンドゲート12に出力する。従って、アンドゲート
12から出力部20には、パルスが送出されない。
出力部20のカウンタ21にはパルスが入力されないの
で、カウンタは端子COからパルスを出力しない。この
ような状態に基づいて、フリップフロップ22からの信
号により、フリップフロップ23がAISを出力する。
で、カウンタは端子COからパルスを出力しない。この
ような状態に基づいて、フリップフロップ22からの信
号により、フリップフロップ23がAISを出力する。
このようにして本実施例により、検出部10は、入力さ
れたデータDATAが°0”の場合のみパルスを出力す
る。タイマ24には、AISを判定する時間を設定し、
その時間内に検出部10から出力されるパルスをカウン
タ21で数える。そして、パルス数が許容するエラーレ
ートで起こりうる“0”信号の数取上になったとき、つ
まり入力DATAがAISでない場合にRSフリップフ
ロップ22にパルスが出力され、Dラッチのフリップフ
ロップ23からはデータDATAがAISでないことを
示す信号が出力される。
れたデータDATAが°0”の場合のみパルスを出力す
る。タイマ24には、AISを判定する時間を設定し、
その時間内に検出部10から出力されるパルスをカウン
タ21で数える。そして、パルス数が許容するエラーレ
ートで起こりうる“0”信号の数取上になったとき、つ
まり入力DATAがAISでない場合にRSフリップフ
ロップ22にパルスが出力され、Dラッチのフリップフ
ロップ23からはデータDATAがAISでないことを
示す信号が出力される。
以上説明したように本発明は、従来の“l”信号による
ATS検出を“′0”信号による検出に変え、検出時間
やカウンタ数を適切な値に設定することにより、入力さ
れるデータエラーに起因するATSの誤検出を減少でき
、さらにそれに伴うカウンタ数の減少により、カウント
をするための素子数が減り原価低減やユニット上の省ス
ペース化につながるという効果がある。
ATS検出を“′0”信号による検出に変え、検出時間
やカウンタ数を適切な値に設定することにより、入力さ
れるデータエラーに起因するATSの誤検出を減少でき
、さらにそれに伴うカウンタ数の減少により、カウント
をするための素子数が減り原価低減やユニット上の省ス
ペース化につながるという効果がある。
第1図は、本発明の一実施例を示す回路図、第2図は、
従来のAIS検出方式の一例を示す回路図である。 10・・・・・検出部 If・・・・・インバータ 20・ ・ ・ 21・ ・ ・ 22、 23・ 24・ ・ ・
従来のAIS検出方式の一例を示す回路図である。 10・・・・・検出部 If・・・・・インバータ 20・ ・ ・ 21・ ・ ・ 22、 23・ 24・ ・ ・
Claims (1)
- (1)入力されるデータに基づいて伝送通信装置の異常
を示すAISを出力するAIS検出方式において、 入力されるデータの“0”信号を検出する検出部と、 前記検出部からの“0”信号をカウントし、この“0”
信号数が許容するエラーレートで起こりうる“0”信号
の数より少ないときにAISを出力する出力部とを有す
ることを特徴とするAIS検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7977789A JPH02260728A (ja) | 1989-03-30 | 1989-03-30 | Ais検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7977789A JPH02260728A (ja) | 1989-03-30 | 1989-03-30 | Ais検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260728A true JPH02260728A (ja) | 1990-10-23 |
Family
ID=13699637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7977789A Pending JPH02260728A (ja) | 1989-03-30 | 1989-03-30 | Ais検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260728A (ja) |
-
1989
- 1989-03-30 JP JP7977789A patent/JPH02260728A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0348720Y2 (ja) | ||
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| KR100218467B1 (ko) | 전화기 신호 자동인지 장치 | |
| JPH0362051B2 (ja) | ||
| JPH0121436Y2 (ja) | ||
| JPS6132426Y2 (ja) | ||
| JP2697552B2 (ja) | 符号誤り検出回路 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JPH029251A (ja) | フレーミングエラー・ステータス回路 | |
| JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
| SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
| JPH0514443A (ja) | 連続パターン個数検出回路 | |
| JPS63169141A (ja) | 伝送誤り検出回路 | |
| JP2606425B2 (ja) | 障害状態検出回路 | |
| JPH03256421A (ja) | スリップ検出回路 | |
| JPH02290323A (ja) | クロック断検出回路 | |
| JPS60236532A (ja) | エラ−検出方式 | |
| JPH05183541A (ja) | 伝送路二重化装置 | |
| JPH03139049A (ja) | 直列・並列変換回路 | |
| JPS57140024A (en) | Signal detecting circuit | |
| JPS61131654A (ja) | 3状態信号復号方式 | |
| JP2001111517A (ja) | Ais検出回路 | |
| JPS6386936A (ja) | ユニ−クパタ−ン検出回路 | |
| JPH03104355A (ja) | Fs搬送波伝送方式の受信回路 | |
| JPH0470208A (ja) | ノイズ除去回路 |