JPS60237538A - 配列デ−タ位置決定方式 - Google Patents
配列デ−タ位置決定方式Info
- Publication number
- JPS60237538A JPS60237538A JP59092389A JP9238984A JPS60237538A JP S60237538 A JPS60237538 A JP S60237538A JP 59092389 A JP59092389 A JP 59092389A JP 9238984 A JP9238984 A JP 9238984A JP S60237538 A JPS60237538 A JP S60237538A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- instruction
- address
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は配列データの位置決定方式に関し、特にコンパ
イラの目的プログラム生成過程において参照するデータ
の主記憶装置内の位置をめる命令を生成する方式に関す
るものである。
イラの目的プログラム生成過程において参照するデータ
の主記憶装置内の位置をめる命令を生成する方式に関す
るものである。
従来技術
従来、シングル・インデックス仕様の目的機種を対象と
したリロケータブルな目的プログラムを生成する場合、
データA(n)、データB (n) (nは正の整数)
が共に配列データであり同一の増分値(マルチグライヤ
)mを有するときには、先ずデータA (n)のi番目
の内容A (i)を参照するために、ixmを計算する
命令を生成し、次にデータA(1)のアドレスをめてこ
れに先に計算したixmの結果を加算する命令を生成す
る。この結果によってデータA (n)のi番目の内容
A(i)を参照する命令を生成する。
したリロケータブルな目的プログラムを生成する場合、
データA(n)、データB (n) (nは正の整数)
が共に配列データであり同一の増分値(マルチグライヤ
)mを有するときには、先ずデータA (n)のi番目
の内容A (i)を参照するために、ixmを計算する
命令を生成し、次にデータA(1)のアドレスをめてこ
れに先に計算したixmの結果を加算する命令を生成す
る。この結果によってデータA (n)のi番目の内容
A(i)を参照する命令を生成する。
データB (n)のi番目の内容B (i)を参照する
場合も同様の方法を採っている。こ\で・、ixmなる
計算を行う命令は、iの値が同一である限りデータA(
n)の場合と同じであるので、デ〜りB(])の参照の
場合にはデータA(i)の参照の場合のものが使用でき
よって命令生成の必要はない。しかし、この結果(ix
m)とデータB(1)のアドレスとを加算する命令の生
成は必要であり、データB(1)のアドレスをめる配慮
及びそのアドレスをixmに加算する命令を生成しなけ
ればならないという欠点がある。
場合も同様の方法を採っている。こ\で・、ixmなる
計算を行う命令は、iの値が同一である限りデータA(
n)の場合と同じであるので、デ〜りB(])の参照の
場合にはデータA(i)の参照の場合のものが使用でき
よって命令生成の必要はない。しかし、この結果(ix
m)とデータB(1)のアドレスとを加算する命令の生
成は必要であり、データB(1)のアドレスをめる配慮
及びそのアドレスをixmに加算する命令を生成しなけ
ればならないという欠点がある。
発明の目的
本発明は従来のものの上記欠点をなくすためになされた
ものであって、その目的とするところは、データB (
i)を参照する命令を生成するに際して、既に参照した
データA (i)の主記憶装置内の位置とデータB (
i)のそれとの差分dを、データA(i)の位置を示す
レジスタへ加減算することによシデータB(1)の主記
憶装置内の位置を決定するようにして、効率の良い目的
プログラムを生成し得る配列データ位置決定方式を提供
することにある。
ものであって、その目的とするところは、データB (
i)を参照する命令を生成するに際して、既に参照した
データA (i)の主記憶装置内の位置とデータB (
i)のそれとの差分dを、データA(i)の位置を示す
レジスタへ加減算することによシデータB(1)の主記
憶装置内の位置を決定するようにして、効率の良い目的
プログラムを生成し得る配列データ位置決定方式を提供
することにある。
発明の構成
本発明による配列データ位置決定方式は、記憶装置内に
格納された第1及び第2の配列データA(n) 、 B
(n)の当該記憶装置内における位置の差が所定値で
あるようになされた配列データの位置決定方式を対象と
し、その特徴とするところは、既に決定された配列デー
タA (n)のうちのA(i)(iは1 < i <
nなる整数)の記憶装置内の位置をレジスタに記憶せし
めておき、この位置と前記所定値とを加減算処理し、こ
の加減算結果により第2の配列データB (n)のうち
のB (i)の位置を決定するようにしたことにある。
格納された第1及び第2の配列データA(n) 、 B
(n)の当該記憶装置内における位置の差が所定値で
あるようになされた配列データの位置決定方式を対象と
し、その特徴とするところは、既に決定された配列デー
タA (n)のうちのA(i)(iは1 < i <
nなる整数)の記憶装置内の位置をレジスタに記憶せし
めておき、この位置と前記所定値とを加減算処理し、こ
の加減算結果により第2の配列データB (n)のうち
のB (i)の位置を決定するようにしたことにある。
実施例
以下に本発明の実施例を図面を用いて説明する。
第1図は本発明の実施例に使用される配列データA (
n) 、 B (n)の主記憶装置内における位置関係
を示す図であり、両データは同一の増分値(マルチプラ
イヤ)mを有し、データA (n) 、 B (n)の
各最初のデータA (1) 、 B (1)のアドレス
は夫々a、bとなっており、両者a、bの差分b−aは
dに等しく設定されている。この差分dは各i番目のデ
ータA (i) 、 B (i)のアドレスの差分に全
て等しくなされているものとする。
n) 、 B (n)の主記憶装置内における位置関係
を示す図であり、両データは同一の増分値(マルチプラ
イヤ)mを有し、データA (n) 、 B (n)の
各最初のデータA (1) 、 B (1)のアドレス
は夫々a、bとなっており、両者a、bの差分b−aは
dに等しく設定されている。この差分dは各i番目のデ
ータA (i) 、 B (i)のアドレスの差分に全
て等しくなされているものとする。
第2図はソースプログラムの1部を示しており、データ
A (i)をデータLとしまたデータB (i)をデー
タNとする場合の例である。か\るソースプログラムを
コンパイル化した目的プログラムの命令内容の本発明の
実施例が第3図に示されている。
A (i)をデータLとしまたデータB (i)をデー
タNとする場合の例である。か\るソースプログラムを
コンパイル化した目的プログラムの命令内容の本発明の
実施例が第3図に示されている。
コンパイラはデータA (n)のi番目A (i)の参
照のためにixmを計算しレジスタTiへ格納する命令
を生成する。次に、データA(1)のアドレスaをめて
この値aを先にめたデータTiと加算しその結果をレジ
スタTaへ格納する命令を生成する。このTaによりデ
ータA(i)の内容をデータLへ設定する命令を生成す
るのである。
照のためにixmを計算しレジスタTiへ格納する命令
を生成する。次に、データA(1)のアドレスaをめて
この値aを先にめたデータTiと加算しその結果をレジ
スタTaへ格納する命令を生成する。このTaによりデ
ータA(i)の内容をデータLへ設定する命令を生成す
るのである。
次に、データB (n)の1番目B(i)の参照のだめ
にixmを計算する命令を生成することになるが、これ
は一般に行われている様にデータA(i)の場合の参照
時に計算したjxmと同じ値であるので本実施例では省
略される。
にixmを計算する命令を生成することになるが、これ
は一般に行われている様にデータA(i)の場合の参照
時に計算したjxmと同じ値であるので本実施例では省
略される。
こ\で、データA (i)の場合の参照と同様に、デー
タB(1)のアドレスbをめてこれをTiへ加算する命
令を生成すべきところを、Taにアドレス差分b−a=
dを加算してその結果をレジスタTbへ格納する命令を
生成する。このTbによりデータB (i)の内容をデ
ータNへ設定する命令を生成するものである。
タB(1)のアドレスbをめてこれをTiへ加算する命
令を生成すべきところを、Taにアドレス差分b−a=
dを加算してその結果をレジスタTbへ格納する命令を
生成する。このTbによりデータB (i)の内容をデ
ータNへ設定する命令を生成するものである。
こうすることにより、データII(1)のアドレスをめ
る配慮が必要とならず、また一般的にはアドレスaとb
の差分を示す値dはリロケートした後のデータB(1)
のアドレスを示すbの値よりも小であるので、bを加算
するよりもdを加算する方が演算処理の速い命令を選択
できる可能性が大きくなって、効率の良い命令を生成で
きることになる。
る配慮が必要とならず、また一般的にはアドレスaとb
の差分を示す値dはリロケートした後のデータB(1)
のアドレスを示すbの値よりも小であるので、bを加算
するよりもdを加算する方が演算処理の速い命令を選択
できる可能性が大きくなって、効率の良い命令を生成で
きることになる。
発明の効果
本発明によれば、第2の配列データB (n)のB(1
)位置決定に際し、この第2の配列データのアドレスを
参照する代りに第1及び第2配列データのアドレスの差
分を参照してこの差分を先に参照して決定されている第
1の配列データA (n)のA (i)位置に加減算処
理するものであるから、効率の良い目的プログラムの生
成が可能となる。
)位置決定に際し、この第2の配列データのアドレスを
参照する代りに第1及び第2配列データのアドレスの差
分を参照してこの差分を先に参照して決定されている第
1の配列データA (n)のA (i)位置に加減算処
理するものであるから、効率の良い目的プログラムの生
成が可能となる。
第1図はデータの主記憶装置内における配置関係を示す
一^゛第2図はソースプログラムの1部を示す図、第3
図は本発明の実施例におけるコンパイルされた目的プロ
グラムの命令内容を示す図でB(n片・・第2の配列デ
ータ a、b・・第1及び第2の配列データのアドレスd・・
・アドレスの差分 出願人日本電気株式会社 代理人 弁理士 柳 川 信
一^゛第2図はソースプログラムの1部を示す図、第3
図は本発明の実施例におけるコンパイルされた目的プロ
グラムの命令内容を示す図でB(n片・・第2の配列デ
ータ a、b・・第1及び第2の配列データのアドレスd・・
・アドレスの差分 出願人日本電気株式会社 代理人 弁理士 柳 川 信
Claims (1)
- 記憶装置内に格納された第1及び第2の配列データA(
n)及びB (n) (nは正の整数)の当該記憶装置
内の位置の差が所定値であるようになされた配列データ
の位置決定方式であって、既に決定された配列データA
(n)のうちのデータA(i)(iは1くiくnなる
整数)の記憶装置内の位置情報を格納するレジスタと、
前記所定値と前記レジスタ内の位置情報とを加減算する
演算手段とを設け、この加減算結果により第2の配列デ
ータB (n)のうちのデータB(i)の位置を決定す
るようにしてなることを特徴とする配列データ位置決定
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092389A JPS60237538A (ja) | 1984-05-09 | 1984-05-09 | 配列デ−タ位置決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092389A JPS60237538A (ja) | 1984-05-09 | 1984-05-09 | 配列デ−タ位置決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60237538A true JPS60237538A (ja) | 1985-11-26 |
Family
ID=14053062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59092389A Pending JPS60237538A (ja) | 1984-05-09 | 1984-05-09 | 配列デ−タ位置決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60237538A (ja) |
-
1984
- 1984-05-09 JP JP59092389A patent/JPS60237538A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6041769B2 (ja) | アドレス指定方式 | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS60237538A (ja) | 配列デ−タ位置決定方式 | |
| JP2815850B2 (ja) | データ処理ユニット | |
| JPH0385636A (ja) | 命令先行制御装置 | |
| JPS59188900A (ja) | デ−タ処理装置 | |
| JPS60114937A (ja) | マイクロプログラム処理装置 | |
| JPH01255933A (ja) | 掃出し制御方式 | |
| JPS6238748B2 (ja) | ||
| JPH0219495B2 (ja) | ||
| JPH0228174B2 (ja) | ||
| JPS61100836A (ja) | 移動命令論理比較命令処理方式 | |
| JPS62295138A (ja) | アドレス生成方式 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPS5853387B2 (ja) | ベクトル命令処理方式 | |
| JPH0792757B2 (ja) | 最適データ割付け方式 | |
| JPS61133440A (ja) | デ−タ処理装置 | |
| JPH0145650B2 (ja) | ||
| JPS6333175B2 (ja) | ||
| JPS63247832A (ja) | デ−タ処理装置 | |
| JPS59231788A (ja) | 電子計算機 | |
| JPH0280984A (ja) | アドレス演算命令生成方法 | |
| JPH0426494B2 (ja) |