JPS5853387B2 - ベクトル命令処理方式 - Google Patents

Description

【発明の詳細な説明】 （１）発明の利用分野 本発明は、ベクトル命令処理方式に関するものである。

特に命令語を処理するデータ処理装置において、データ
の配列ベクトルをオペランドとして用いるベクトル命令
の処理方式の改良に関するものである。

（２）従来技術 従来のベクトル命令は、Ａ （Ｉ）＝ Ｂ （Ｉ）＋
Ｃ（Ｉ）など配列ベクトルＡ（Ｉ） 、 Ｂ（Ｉ） 、
Ｃ（Ｉ）が記憶装置上にとられていた。

このためＡ （Ｉ）−Ｉ ＋ Ｃ（Ｉ）などのように値
を直接オペランドとして用いる配列ベクトルの処理がで
きなかった。

（３）発明の目的 本発明はベクトル命令の処理において、値を直接オペラ
ンドとして使用する配列ベクトルの処理を可能にするこ
とを目的とする。

（４）発明の詳細説明 られるフラグよりベクトル命令のオペランドが直接値を
生成するかどうかを判定する装置と、そのオペランドの
値を直接生成する装置とを持つ。

（５）実施例 以下、本発明を実施例を参照して詳細に説明する。

第１図は本発明によるベクトル演算処理装置の構成を示
す。

１は命令制御ユニット、２は演算ユニット、３は記憶制
御ユニット、４は主記憶装置、５はベクトル命令制御ユ
ニット、６は保守制御ユニットである。

いまベクトル命令以外の通常の命令語の処理の流れを簡
単に述べる。

命令語は主記憶装置４に格納されているが、命令制御ユ
ニット１により記憶制御ユニット３を経由して命令語が
命令制御ユニット１に取り込まれる。

この後命令語は命令制御ユニット１によって命令語の解
読、オペランドアドレスの計算が行なわれ、オペランド
の読み出しと命令の演算が演算ユニット２によって実行
される。

オペランドの読み出しは記憶制御ユニット３を経由して
行なわれる。

ベクトル命令の場合も通常の命令語の処理と同じく命令
制御ユニット１によって命令語の取り込み、命令語の解
読が行なわれる。

第２図に本実施例におけるベクトル命令の形式を示す。

命令コード１０２はベクトル命令の場合も通常の命令語
と同様にある命令コード（本実施例では’Ｂ４’）が与
えられる。

ベクトル指令指定の汎用レジズタ番号Ｂ２は汎用レジス
タの番号を示しているがこの汎用レジスタの内容のベク
トル指令部分１１０とＤ２で示されるベクトル指令デー
タ１０６が、加算器１１２で加算されてベクトル指令コ
ード１１１となる。

このベクトル指令コード１１１はベクトル演算の種類コ
ード（加算、減算、乗算、除算、内積演算など）を示す
。

アドレスベクトル指令汎用レジスタ番号Ｒ３は汎用レジ
スタ番号を示しているが、この汎用レジスタの内容のア
ドレスベクトルのアドレス１０９によってアドレスベク
トル１１４のアドレスが指示される。

アドレスベクトル１１４は本実施例では３つのオペラン
ドベクトル・テーブルアドレスから構成される。

３つとは第１オペランド用、第２オペランド用、第３オ
ペランド用のベクトルテーブルアドレスである。

第２図の例では、第２オペランドについて図示している
が、第１オペランド、第３オペランドの場合も同様であ
る。

第２オペランドベクトルテーブルアドレス１１６に示さ
れたアドレスによって第２オペランドベクトルテーブル
１１８が指示される。

第２オペランドベクトルチーフル１１８は第２オペラン
ドベクトルアドレス１１９とアドレスインクリメント値
１２０とプラグ１２１から構成される。

今、Ａ（Ｉ） ＝ Ｂ （Ｉ ）＋ Ｃ（Ｉ）の場合を
例にとって考えると、Ａ（Ｉ） 、 Ｂ（Ｉ） ｊ Ｃ
（Ｉ）がそれぞれ第１、第２、第３オペランドに対応す
る。

第２オペランドベクトルアドレス１１９は、配列ベクタ
Ｂ（Ｉ）のオペランドの先頭アドレス（すなわちＢ （
Ｉ）のアドレス）を示している。

アドレスインクリメント値１２０は第２オペランドＢ
（Ｉ）の使用ピッチを示す。

フラグ１２１は本発明の重要な部分である。

本実施例では、このフラグ１２１は８ビツトがら構成さ
れていて、そのうちの１ビツトが値をオペランドとして
直接用いるかどうかを指示する。

Ａ（Ｉ）＝ Ｉ ＋Ｃ（Ｉ）の演算の場合はこのビット
を／１／にしておくことによって■という値がオペラン
ドとして直接用いられる。

このとき、オペランドベクトルテーブル１１８のオペラ
ンドベクトルアドレスフィールド１１９には直接生成す
べきオペランドの初期値が記憶され、アドレスインクリ
メント値フィールド１２０には、直接生成すべきオペラ
ンドの相隣り合う要素の差（増分値）が記憶される。

たとえば、Ａ（Ｉ）＝ Ｉ ＋Ｃ（Ｉ＋という演算に用
いる“Ｉ”′というオペランドをＩ＝１．２．３・・・
・・・・・・と変化して生成するとき、フィールド１１
９１２０にはともに１がセットされる。

第３図に本発明の重要な装置であるベクトル命令制御ユ
ニット５の一層詳細なブロック図を示す。

第２オペランドベクトルテーブル１１８は演算ユニット
２に読み出されるが、これをＬ１４を介してベクトル命
令制御ユニット５に転送される。

オペランドベクトルアドレス１１９はレジスタ２０５に
、アドレスインクリメント値１２０はレジスタ２０３に
、フラグ１２１はレジスタ２０１にそれぞれセットされ
る。

同様に、第３オペランドベクトルチーフルアドレス１１
７に基づき第３オペランドベクトルテーブル（図示せず
）が読出され、その中のオペランドベクトルアドレス、
アドレスインクリメント値、フラグがそれぞれレジスタ
２０６，２０４，２０２にセットされる。

第２オペランドバツフア２０９と第３オペランドバツフ
ア２１０は、それぞれ第２、第３オペランドの先行読み
出し用バッファに用いられる。

オペランドが配列ベクタＢ（Ｉ） 、 Ｃ（Ｉ）の様に
メモリ上にとられている場合は、これらのオペランドバ
ッファを用いて先行読み出しを行ない、次に必要とする
第２、第３オペランドをそれぞれレジスタ２１Ｌ レジ
スタ２１２にセットし、インタフェース装置２１３を通
りＬ５を介して演算ユニット５に送られる。

この場合、第２又は第３のオペランドを主記憶装置４か
ら読出すには、公知の回路（図示せず）が用いられる。

たとえば、第２オペランドを主記憶装置から読出す場合
、テーブル１１８のオペランドベクトルアドレス１１９
を第１のベクトル要素のアドレスとしてそのまま主記憶
装置４に送出し、その後、このオペランドベクトルアド
レスに繰り返しアドレスインクリメント値１２０を加算
して、後続の要素のアドレスを作成し、これらにより主
記憶装置４をアクセスする１但し、この主記憶装置４か
らのオペランドベクトルの読出しは、オペランドベクト
ルテーブル内のフラグが００ときのみ行なわれる。

こうして読出された第２オペランドとしてのベクトルが
先読みされ、バッファ２０９にストアされる。

第３オペランドを主記憶装置４から読出す場合も同様で
あり、第３オペランドが先読みされ、バッファ２１０に
ストアされる。

オペランドがメモリ上にとられているか、あるいは直接
生成すべきかどうかは、第２オペランドについてはレジ
スタ２０１．第３オペランドについてはレジスタ２０２
の内容によって指示される。

たとえば第２オペランドについては、レジスタ２０１の
指定されたビットが１ならば直接生成すべきオペランド
として、生成すべきベクトルの先頭要素が記憶されてい
るレジスタ２０５の内容が加算器２０７を素通りしてレ
ジスタ２０８にセットされ、さらにレジスタ２０５にセ
ットされる。

その後、レジスタ２０５の内容と、増分値が記憶されて
いるレジスタ２０３の内容が加算され、その結果がレジ
スタ２０８にセットされ、さらにレジスタ２０５にセッ
トされる。

以下同様に加算が繰り返される。

こうして、レジスタ２０８に直接生成すべきベクトルオ
ペランドの要素が順次ストアされる。

一方、レジスタ２０８にセットされたベクトルオペラン
ドの要素はこのセットのたびに線Ｌ２０３を介してレジ
スタ２１１にセットされる。

レジスタ２０８の内容はＬ２０３を介してレジスタ２０
５およびレジスタ２１１にセットされる。

レジスタ２０１の内容はＬ２０１を介して送出されレジ
スタ２１１０セツトすべき人力がＬ２０３であるか、Ｌ
２０４であるかを決める。

第３オペランドについても同様である。

レジスタ２０２にフラグがセットされ、その内容によっ
て第３オペランドがメモリ上にあるかあるいは直接生成
すべきかが決定される。

直接生成すべきオペランドの場合は、第３オペランド用
に生成すべき先頭のベクトル要素が、加算器２０７を素
通りしてレジスタ２０８にセットされ、さらにレジスタ
２０６にセットされる。

その後、レジスタ２０６の内容に増分値が入っているレ
ジスタ２０４の内容が加算器２０７により繰り返し加算
され、その都度結果がレジスタ２０８にセットされ、さ
らにレジスタ２０６に再セットされる。

こうして、レジスタ２０８に直接生成すべき第３オペラ
ンド用のベクトルの要素が順次ストアされる。

一方、レジスタ２０８にセットされたベクトル要素はこ
のセットのたびに線Ｌ２０３を介してレジスタ２１２に
セットされる。

レジスタ２１２はレジスタ２０２のフラグが１のときこ
のセットを行ない、このフラグがＯのときには、バッフ
ァ２１０からの出力Ｌ２０５をセットするように制御さ
れる。

したがって、ベクトル演算Ａ（Ｉ）−Ｉ ＋Ｃ（Ｉ）の
ごとく、第２オペランドが直接生成すべきオペランドの
ときには、レジスタ２１１にはレジスタ２０８に順次生
成されるベクトル要素■がセットされ、主記憶装置４か
ら先読みされた第３オペランドのベクトル要素がバッフ
ァ２１０からレジスタ２１２にセットされる。

レジスタ２１２とレジスタ２１１に次に演算すべきオペ
ランドがセットされ、演算ユニット２にＬ５を介して送
出される。

演算ユニット２では演算を開始する際にＬ５を介して送
られるオペランドを受取り、演算の実行を開始する。

ベクトル命令制御ユニット５では、演算ユニット２が演
算の実行を開始すると次のオペランドをレジスタ２１１
、レジスタ２１２にセットする。

（６）まとめ 以上説明したごとく本発明によれば、オペランドを直接
生成するかどうかを判定する装置と、オペランドを直接
生成する加算器を有することによって、Ａ（Ｉ）−Ｉ
＋Ｃ（Ｉ）といったオペランドを直接生成するベクトル
命令の処理を可能にした。

【図面の簡単な説明】

第１図は本発明の一実施例を示すデータ処理装置の概略
図、第２図は本実施例におけるベクトル命令形式の概略
図、第３図は本発明の詳細な説明の一実施例を示す一層
詳細なブロック図である。

Claims (1)

1. 【特許請求の範囲】 １ 複数の配列ベクトルを記憶する第１の手段と、該複
   数の配列ベクトルの各々の先頭の要素のアドレスを表わ
   す第１のデータとアドレスインクリメントを表わす第２
   のデータとからなる組データと、生成すべき配列ベクト
   ルの先頭要素を表わす第１のデータおよび要素間の増分
   値を表わす第２のデータとからなる紹データとを記憶す
   る第２の手段と、所定のベクトル命令に応答して、該第
   ２の手段から第１、第２の組データを読出す第３の手段
   と、該読出された第１の組データの、第１のデータにそ
   の第２のデータを繰り返し加算して複数の読出しアドレ
   スを発生し、該発生した複数のアドレスに基づき該第１
   の記憶手段から該第１の配列ベクトルを読出す第４の手
   段と、該読出された第２の組データの第１のデータにそ
   の第２のデータを順次力目算して該第２の配列ベクトル
   を生成する第５の手段と、該第１、第２の配列ベクトル
   に対して該命令で指定された演算を実行する第６の手段
   とからなるベクトル命令処理方式。 ２ 該第２の手段は、記憶した組データの各々が、該生
   成すべき配列ベクトルに対するものか否かを表示するフ
   ラグを各組のデータに付随して記憶する手段であり、該
   第３の手段は、該命令に応答して二つの組データを該第
   ２の手段から読出す手段であり、該第４、第５の手段は
   該読出された二つの組データの内、該フラグがそれぞれ
   第１、第２の値のものを該第１、第２の組データとする
   ものである第１項のベクトル命令処理方式。