JPS60114937A - マイクロプログラム処理装置 - Google Patents
マイクロプログラム処理装置Info
- Publication number
- JPS60114937A JPS60114937A JP22149683A JP22149683A JPS60114937A JP S60114937 A JPS60114937 A JP S60114937A JP 22149683 A JP22149683 A JP 22149683A JP 22149683 A JP22149683 A JP 22149683A JP S60114937 A JPS60114937 A JP S60114937A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- address
- memory
- work area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は同一メモリ中にマイクロプログラムの格納域と
作業域とを有する構成のマイクロプログラム処理装置に
おける、メモリ作業域へのアクセスに際する制御に関す
るもので、該メモリ作業域へのアクセスの直前のアドレ
スレジスタの値の保障の方式に係るものである０ （２） 従来技術と問題点 一般に、メモリからのマイクロプログラムの命令の読み
出しと、該メモリに存在する作業域へのアクセスには、
同一のアドレスレジスタが使用されるから、作業域への
アクセスに際しては、そのアドレス値をアドレスレジス
タにセットする前に、現在のアドレスレジスタの値（次
に読み出すべき命令のアドレス）を伺らかの方法で退避
しておいて、前記作業域へのアクセス終了後、再びアド
レスレジスタに戻す必要がある。
作業域とを有する構成のマイクロプログラム処理装置に
おける、メモリ作業域へのアクセスに際する制御に関す
るもので、該メモリ作業域へのアクセスの直前のアドレ
スレジスタの値の保障の方式に係るものである０ （２） 従来技術と問題点 一般に、メモリからのマイクロプログラムの命令の読み
出しと、該メモリに存在する作業域へのアクセスには、
同一のアドレスレジスタが使用されるから、作業域への
アクセスに際しては、そのアドレス値をアドレスレジス
タにセットする前に、現在のアドレスレジスタの値（次
に読み出すべき命令のアドレス）を伺らかの方法で退避
しておいて、前記作業域へのアクセス終了後、再びアド
レスレジスタに戻す必要がある。
第１図は従来のメモリアクセス部の１例を示すブロック
図であって、１はコントロールメモリ、２は作業域アド
レスレジスタ、３はアドレスレジスタ、４はアドレス退
避レジスタ、５は＋１回路、６は命令レジスタ、７は作
業域データレジスタを表わしている。
図であって、１はコントロールメモリ、２は作業域アド
レスレジスタ、３はアドレスレジスタ、４はアドレス退
避レジスタ、５は＋１回路、６は命令レジスタ、７は作
業域データレジスタを表わしている。
第２図は各レジスタのデータの関係を示すタイムチャー
トであって、第１図に示したブロック図でのＣＳリード
命令の実行の場合について示している。
トであって、第１図に示したブロック図でのＣＳリード
命令の実行の場合について示している。
第１図において、通常マイクロ命令はアドレスレジスタ
３の示すアドレス（コントロールメモリ１中の）のステ
ップが読み出され、命令レジスタ６にセットされて実行
される。
３の示すアドレス（コントロールメモリ１中の）のステ
ップが読み出され、命令レジスタ６にセットされて実行
される。
アドレスレジスタ３の値は＋１回路５によって次々と更
新されるからマイクロ命令の各ステップが順次読み出さ
れて実行され、一連の処理を行なう。
新されるからマイクロ命令の各ステップが順次読み出さ
れて実行され、一連の処理を行なう。
その間において、コントロールメモリ１０作業域へのア
クセスが必要な命令が読み出されたときは、アドレスレ
ジスタ３に保持されている値をアドレス退避レジスタ４
に−先ず退避しておいて、アクセスすべき作業域のアド
レスの値を作業域アドレスレジスタ２からアドレスレジ
スタ３に移して処理を行なった後、前に退避しておいた
アドレス値（アドレス退避レジスタ４の内容）をアドレ
スレジスタ３に戻して命令の実行を継続している。
クセスが必要な命令が読み出されたときは、アドレスレ
ジスタ３に保持されている値をアドレス退避レジスタ４
に−先ず退避しておいて、アクセスすべき作業域のアド
レスの値を作業域アドレスレジスタ２からアドレスレジ
スタ３に移して処理を行なった後、前に退避しておいた
アドレス値（アドレス退避レジスタ４の内容）をアドレ
スレジスタ３に戻して命令の実行を継続している。
第２図は上記動作について、前述のとおシＣ３ｌＪ−ド
命令の場合について示しているもので、該命令実行の結
果としてコントロールメモリの作業域から読み出された
データ（ｃｓリードデータ）が作業域データレジスタ７
にセットされる様子を表わしている。図中ｍ１ｎ等の表
示はてドレス値である。
命令の場合について示しているもので、該命令実行の結
果としてコントロールメモリの作業域から読み出された
データ（ｃｓリードデータ）が作業域データレジスタ７
にセットされる様子を表わしている。図中ｍ１ｎ等の表
示はてドレス値である。
以上説明したような従来の回路方式ではアドレス退避レ
ジスタを設ける必要があるが、そのためにハードウェア
量が多くなると言う欠点があった。
ジスタを設ける必要があるが、そのためにハードウェア
量が多くなると言う欠点があった。
（３）発明の目的
本発明は上記従来の欠点に鑑み、少ないハードウェア量
でアドレスレジスタの内容を退避することの可能なマイ
クロプログラム処理装置を提供することを目的としてい
る。
でアドレスレジスタの内容を退避することの可能なマイ
クロプログラム処理装置を提供することを目的としてい
る。
（４） 発明の構成
そしてこの目的は本発明によれば特許請求の範囲に記載
のとおシ、マイクロプログラムの格納域と該マイクロプ
ログラムがアクセスすることの出来る作業域とを持つメ
モリと、該メモリへのアクセスに用いるアドレスレジス
タと、該メモリから読み出した命令を保持する命令レジ
スタとを有するマイクロプログラム処理装置であって、
該命令レジスタからメモリの作業域にアクセスする命令
を検出したとき、現在のアドレスレジスタに保持されて
いる値のアドレスへの分岐命令を生成して命令レジスタ
にセットする手段を有することを特徴とするマイクロプ
ログラム処理装置によシ達成される◇ （５）発明の実施例 第３図は本発明の１実施例のブロック図であって、１′
〜３′および５′〜７′は第１図と同様であり、８は分
岐命令生成回路を表わしている。
のとおシ、マイクロプログラムの格納域と該マイクロプ
ログラムがアクセスすることの出来る作業域とを持つメ
モリと、該メモリへのアクセスに用いるアドレスレジス
タと、該メモリから読み出した命令を保持する命令レジ
スタとを有するマイクロプログラム処理装置であって、
該命令レジスタからメモリの作業域にアクセスする命令
を検出したとき、現在のアドレスレジスタに保持されて
いる値のアドレスへの分岐命令を生成して命令レジスタ
にセットする手段を有することを特徴とするマイクロプ
ログラム処理装置によシ達成される◇ （５）発明の実施例 第３図は本発明の１実施例のブロック図であって、１′
〜３′および５′〜７′は第１図と同様であり、８は分
岐命令生成回路を表わしている。
第４図は各レジスタのデータの関係を示すタイムチャー
トであって、第３図に示したブロック図でのＣ３ｌＪ−
ド命令の実行の場合について示している。
トであって、第３図に示したブロック図でのＣ３ｌＪ−
ド命令の実行の場合について示している。
第３図および第４図において、コントロールメモリ１′
から作業域へアクセスする命令（例えばＣＳリード命令
）が読み出されて命令レジスタ６′にセットされると、
これを検出した分岐命令生成回路８は、分岐命令コード
を生成すると共にそのときのアドレスレジスタ３′の値
を分岐先アドレスとして、分岐命令ステップを作シ出し
命令レジスタ６′にセットする。第４図に示すように、
ＣＳリード命令のアドレスをｎとすると該ＣＳリード命
令が読み出されて命令レジスタ６′にセットされたとき
には、アドレスレジスタ３′の値はｎ ＋１になってい
るので前記分岐先アドレスはｎ ＋１番地となる。
から作業域へアクセスする命令（例えばＣＳリード命令
）が読み出されて命令レジスタ６′にセットされると、
これを検出した分岐命令生成回路８は、分岐命令コード
を生成すると共にそのときのアドレスレジスタ３′の値
を分岐先アドレスとして、分岐命令ステップを作シ出し
命令レジスタ６′にセットする。第４図に示すように、
ＣＳリード命令のアドレスをｎとすると該ＣＳリード命
令が読み出されて命令レジスタ６′にセットされたとき
には、アドレスレジスタ３′の値はｎ ＋１になってい
るので前記分岐先アドレスはｎ ＋１番地となる。
そして、作業域アドレスレジスタ２′の内容（ｍ）がア
ドレスレジスタ３′に移されて作業域のｍ番地からデー
タが読み出され作業域データレジスタフ′に出力される
。こむで命令レジスタ６′にセットされていた前記分岐
命令が実行され、その結果としてアドレスレジスタ３′
の内容はｎ ＋ １番地となる。このように本発明では
、アドレスレジスタの内容をそのまま別のレジスタに退
避しておいて、作業域へのアクセス終了後、再びアドレ
スレジスタに戻していた従来の方式と異なシ、必要に応
じ、アドレスレジスタの内容を分岐先アドレスとする分
岐命令を生成して命令レジスタにセットすることによシ
、該分岐命令の実行の結果として、アドレスレジスタの
値を元に戻す方式を採っているので退避レジスタが不用
となっている〇 （６）発明の効果 以上詳細に説明したように、本発明のマイクロプログラ
ム処理装置によれば、マイクロプログラムを格納してい
るメモリ内にある作業域へのアクセスに際し、アドレス
レジスタの内容を退避するだめのレジスタを必要としな
い。一般に該目的のための退避レジスタは相当量のハー
ドウェアを必要とするのに対し本発明の分岐命令生成回
路は極く僅かのノ・−ドウエア量で実現可能であるから
、処理装置をハードウェア量の少ない簡潔な構成とする
ことが出来るので効果は大である。
ドレスレジスタ３′に移されて作業域のｍ番地からデー
タが読み出され作業域データレジスタフ′に出力される
。こむで命令レジスタ６′にセットされていた前記分岐
命令が実行され、その結果としてアドレスレジスタ３′
の内容はｎ ＋ １番地となる。このように本発明では
、アドレスレジスタの内容をそのまま別のレジスタに退
避しておいて、作業域へのアクセス終了後、再びアドレ
スレジスタに戻していた従来の方式と異なシ、必要に応
じ、アドレスレジスタの内容を分岐先アドレスとする分
岐命令を生成して命令レジスタにセットすることによシ
、該分岐命令の実行の結果として、アドレスレジスタの
値を元に戻す方式を採っているので退避レジスタが不用
となっている〇 （６）発明の効果 以上詳細に説明したように、本発明のマイクロプログラ
ム処理装置によれば、マイクロプログラムを格納してい
るメモリ内にある作業域へのアクセスに際し、アドレス
レジスタの内容を退避するだめのレジスタを必要としな
い。一般に該目的のための退避レジスタは相当量のハー
ドウェアを必要とするのに対し本発明の分岐命令生成回
路は極く僅かのノ・−ドウエア量で実現可能であるから
、処理装置をハードウェア量の少ない簡潔な構成とする
ことが出来るので効果は大である。
第１図は従来のメモリアクセス部の１例を示すブロック
図、第２図は各レジスタのデータの関係を示すタイムチ
ャート、第３図は本発明の１実施例のブロック図、第４
図は各レジスタのデータの関係を示すタイムチャートで
ある。 １．１′・・・・・・コントロールメモリ、２．２′・
・・・・・作業域アドレスレジスタ、３．３１・・・・
・・アドレスレジスタ、４・・・・・・アドレス退避レ
ジスタ、５．５′・・・・・・＋１回路、６，６’・・
・・・・命令レジスタ、７．７′・・・・・・作業域デ
ータレジスタ、８・・・・・・分岐命令生成回路
図、第２図は各レジスタのデータの関係を示すタイムチ
ャート、第３図は本発明の１実施例のブロック図、第４
図は各レジスタのデータの関係を示すタイムチャートで
ある。 １．１′・・・・・・コントロールメモリ、２．２′・
・・・・・作業域アドレスレジスタ、３．３１・・・・
・・アドレスレジスタ、４・・・・・・アドレス退避レ
ジスタ、５．５′・・・・・・＋１回路、６，６’・・
・・・・命令レジスタ、７．７′・・・・・・作業域デ
ータレジスタ、８・・・・・・分岐命令生成回路
Claims (1)
- マイクロプログラムの格納域と該マイクロプログラムが
アクセスすることの出来る作業域とヲ持つメモリと、該
メモリへのアクセスに用いるアドレスレジスタと、該メ
モリから読み出した命令を保持する命令レジスタとを有
するマイクロプログラム処理装置であって、該命令レジ
スタからメモリの作業域にアクセスする命令を検出した
とき、現在のアドレスレジスタに保持されている値のア
ドレスへの分岐命令を生成して命令レジスタにセットす
る手段を有することを特徴とするマイクロプログラム処
理装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22149683A JPS60114937A (ja) | 1983-11-25 | 1983-11-25 | マイクロプログラム処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22149683A JPS60114937A (ja) | 1983-11-25 | 1983-11-25 | マイクロプログラム処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60114937A true JPS60114937A (ja) | 1985-06-21 |
Family
ID=16767616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22149683A Pending JPS60114937A (ja) | 1983-11-25 | 1983-11-25 | マイクロプログラム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114937A (ja) |
-
1983
- 1983-11-25 JP JP22149683A patent/JPS60114937A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPH029401Y2 (ja) | ||
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPH0652013A (ja) | トレース回路 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPS62196706A (ja) | 高速シ−ケンスナンバサ−チ方法 | |
| JPS6010368A (ja) | アドレス変換バツフア制御方式 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPS6356746A (ja) | 仮想計算機におけるペ−ジングバイパス方式 | |
| JPH02118729A (ja) | 情報処理装置 | |
| JPS63247832A (ja) | デ−タ処理装置 | |
| JPS5968067A (ja) | 走行ステツプ数指定処理方式 | |
| JPH01320547A (ja) | プログラム実行情報の収集方式 | |
| JPH05151020A (ja) | デイジタル信号処理装置 | |
| JPS6118042A (ja) | 命令アドレスレジスタ参照方式 | |
| JPH058646U (ja) | メモリ装置 | |
| JPH01232439A (ja) | マイクロ命令割込み方式 | |
| JPH0399338A (ja) | マイクロプロセッサ | |
| JPS6333175B2 (ja) | ||
| JPS5815203U (ja) | プログラマブル・コントロ−ラ | |
| JPH047762A (ja) | メモリアクセス方法 | |
| JPH0264828A (ja) | アドレストレース回路 |