JPS60238765A - 同期信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ディジタル信号を扱う電子装置に係り、特に
、ディジタル信号を記憶し表示する測定器においてトリ
ガ信号等の信号を発生する同期信号発生回路に関する。

〔発明の背景〕

電子装置の動作の確認、及び障害の解析を行なう測定器
として、ロジックアナライザ等が使用される。

ロジックアナライザは、アナログ信号゛１′又は０′の
論理信号に変換し、所定の時間間隔でロジックアナライ
ザ内の記憶装置に記憶し、その記憶内容をブラウン管上
等に再生表示して、信号の時間的変化や信号相互間の関
連を確認する装置である。一般的に、ロジックアナライ
ザに対し、記憶動作の開始あるいは終了を指定する信号
（以下トリガ信号と称す）が必要である。

従来技術においては、被測定装置内の適当な信号を利用
して、このトリガ信号を得ている。

しかし、この技術によれば、以下に示す理由によって最
適な信号を得ることができない。第１には、被測定装置
内に適当な信号がないことがあるということである。第
２には、数本の信号線の組み合わせにより意味を持つデ
ータバス線やアドレス信号線を得たいが、従来の信号そ
のままでは、トリガ信号として利用できないということ
である。第３には、トリガ信号線に何度も信号があられ
れるが、そのすべてなトリガ信号として扱うことができ
ないということである。

〔発明の目的〕

本発明の目的は、任意のパターンをトリガ信号発生タイ
ミングとして設定できると共に、不必要なトリガ信号の
発生を防止した同期信号発生回路を提供することにある
。

〔発明の概要〕

而して、本発明は、ロジックアナライザその他のトリガ
信号等に最適な信号を信号パターンとして外部からプロ
グラマブルに指定し、その指定された信号パターンが、
指定した信号線上に現われたときに、トリガ信号を発生
する様にしたものである。そのため本発明は外部から命
令によってトリガ信号パターンを設定できるレジスタと
、電子回路内の信号線からの信号パターンとレジスタの
内容を比較する比較手段と、比較の結果、両者が一致あ
るいは特定の関係になったときに信号を発生する信号発
生手段を具備する。

〔発明の実施例〕 第１図は、本発明を実施するに好適な装置のブロックダ
イアグラムの一例を示す図である。

この装置は、マイクロプロセッサ１がコントロールスト
レージ２に格納されたプログラムを順次読み出し処理す
ることによって動作する０即ち、パスライン６及びアド
レスノくス５を介してアドレスが送られ、コントロール
ストレージ２よシブログラムが順次データンぐス４を介
して出力される。６は制御される装置内外の電子回路で
あるｏ７は制御線であり、上位をこ接続される制御装置
からのデータやインストラクションを伝える。

第２図は、第１図の装置に本発明の実施例による回路を
適用した例である。この例において、パスライン６に現
われる信号ノくターンがある特定のパターンになったと
きにトリガ信号を発生するように構成されている。すな
わち、トリガ信号を発生したい信号パターン９は、セン
ト信号１０によってレジスタ８にセットされる。比較回
路１１は、このレジスタ８の出力１２と、ノ（スライン
３から送られる信号パターンを比較する。

その結果、両者が一致したら、トリガ信号出力端子１６
に信号を出力する。

レジスタ８への信号パターンの設定は、上位接続装置か
らのコマンドによるか、又はマイクロプロセッサからの
指定による。

第６図は、レジスタ８と比較回路例の詳細を示す回路図
である。不例では排他的論理和回路１４と、ＮＡＮＤゲ
ート１５、およびＡＮＤゲート１６によって一致回路１
１０を構成するレジスタセット信号１０によってレジス
タ８に信号パターン９がセットされる。レジスタ８の出
力信号及び信号線３からの信号は排他的論理和回路１４
に与えられ、比較される。その結果両者が一致したとき
出力端子１６にトリガ信号が出力される。

なお、ここで信号線１７は、本回路を働らかせるか否か
を指定する信号であシ、信号線１８は、８個の排他的論
理和回路１４の出力の時間的なズレを原因として出力さ
れるＮＡＮＤゲート１５の不要出力が、出力端子１３に
出力されることを防ぐためのくシ抜き信号である。

この様に、本実施例によれば、アドレスバスやデータバ
スのように複数の信号線を１本のトリガ信号に集約でき
るので測定器の使用効率が向上する。例えば８本のデー
タバス（０１１００１１１）２の信号が発生したとき、
従来技術であれば、８本の信号線をロジックアナライザ
に入力し、そのトリガ発生バタンをロジックアナライザ
側で設定していたが、本実施例によれば１本の信号線を
ロジックアナライザに入力すればよいことになる。また
、トリガ発生ノ（タンをレジスタにセットする時期を考
慮することによって、不必要なトリガ信号が発生するこ
とを防止できる。

〔発明の効果〕

本発明によれば、任意のパターンをトリガ信号発生タイ
ミングとして設定でき、また、トリガ発生パタンをレジ
スタにセットする時期を考慮することによって、不必要
なトリガ信号の発生を防止できる。

【図面の簡単な説明】

第１図は、本発明を適用するに好適な装置のブロックダ
イアグラムの一例を示す図、第２図は、第１図の装置に
本発明の実施例による回路を適用した例を示す図、第３
図は、本発明の一実施例による回路図。 トマイクロプロセッサ、 ２・・コントロールストレージ、 ３・・パスライン、　４・・・データバス、５・・・ア
ドレスバス、　６・・・電子回路、７・・・判御線、　
８・・・レジスタ、１１　比較回路、１４・・・排他的
論理和回路、１５・・・ＮＡＮＤゲート、　１６・・・
ＡＮＤゲート。 代理人弁理士　高　橋　明　夫 躬　／　図 第　２　図

Claims (1)

【特許請求の範囲】
1. 外部から任意の信号パターンをセットできるレジスタと
   、レジスタの内容と、電子回路内の信号線にあられれる
   信号パターンを比較する比較手段と、該比較回路による
   比較結果が所定の条件になったときに信号を発生する信
   号発生手段を有することを特徴とする同期信号発生回路
   。