JPS60239116A - チヤタリング防止回路 - Google Patents
チヤタリング防止回路Info
- Publication number
- JPS60239116A JPS60239116A JP59094674A JP9467484A JPS60239116A JP S60239116 A JPS60239116 A JP S60239116A JP 59094674 A JP59094674 A JP 59094674A JP 9467484 A JP9467484 A JP 9467484A JP S60239116 A JPS60239116 A JP S60239116A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- circuit
- capacitor
- chattering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 244000145845 chattering Species 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 230000002265 prevention Effects 0.000 claims description 3
- 206010011878 Deafness Diseases 0.000 abstract 2
- 238000007599 discharging Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
- H03K5/1254—Suppression or limitation of noise or interference specially adapted for pulses generated by closure of switches, i.e. anti-bouncing devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はチャタリング防止回路に係り、特にコンデンサ
の充放電を利用してチャタリングを防止する回路に関す
るものである。
の充放電を利用してチャタリングを防止する回路に関す
るものである。
従来、スイッチを用いた装置においては、そのスイッチ
のチャタリングのために、切替時に後続回路が誤動作を
おこすという欠点があった。
のチャタリングのために、切替時に後続回路が誤動作を
おこすという欠点があった。
本発明は以上の点に鑑み、このような問題を解決すると
共Ｋかかる欠点を除去すべくなされたもので、その目的
はコンデンサの充放電の時定数を調整することＫより、
電圧コンパレータの出方側にはチャタリングが起こらな
いようにすることができるチャタリング防止回路を提供
することにある。
共Ｋかかる欠点を除去すべくなされたもので、その目的
はコンデンサの充放電の時定数を調整することＫより、
電圧コンパレータの出方側にはチャタリングが起こらな
いようにすることができるチャタリング防止回路を提供
することにある。
このような目的を達成するため、本発明は、オン・オフ
するスイッチの出力端と基準電位間に直列接続された第
１の抵抗とコンデンサの直列回路と、この直列回路の第
１の抵抗に並列接続されたダイオードと、上記第１の抵
抗とコンデンサの直列回路に並列接続された第２の抵抗
と、上記直列回路の第１の抵抗とコンデンサの接続点に
第１入力端が接続され第２入力端が基準電圧回路に接続
され一出力端からチャタリングレスの信号を得る電圧比
較回路とを備え、電圧比較回路の出力より上記スイッチ
のチャタリングを吸収したチャタリングレスの信号を得
るようにしたものである。
するスイッチの出力端と基準電位間に直列接続された第
１の抵抗とコンデンサの直列回路と、この直列回路の第
１の抵抗に並列接続されたダイオードと、上記第１の抵
抗とコンデンサの直列回路に並列接続された第２の抵抗
と、上記直列回路の第１の抵抗とコンデンサの接続点に
第１入力端が接続され第２入力端が基準電圧回路に接続
され一出力端からチャタリングレスの信号を得る電圧比
較回路とを備え、電圧比較回路の出力より上記スイッチ
のチャタリングを吸収したチャタリングレスの信号を得
るようにしたものである。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示す回路図である。
図において、ＳＷは一端が電源子Ｅに接続されオンリオ
フするスイッチ、ＲａはこのスイッチＳＷの他端に接続
された抵抗、Ｃはこの抵抗Ｒａに直列接続されたコンデ
ンサで、この抵抗ＲａとコンデンサＣの直列回路はスイ
ッチＳＷの他端と基準電位（接地）間に接続されている
。Ｒ１）はこの抵抗ＲａとコンデンサＣの直列回路に並
列接続された抵抗、Ｄは抵抗Ｒａに並列接続されたダイ
オード、ＣＯＭＰは電圧比較回路で、その入力端の一方
は上記直列回路の抵抗ＲａとコンデンサＣの接続点に接
続され、入力端の他方は電源＋Ｖｏと基準電位（接地）
間に直列接続された抵抗Ｒｅ ｒ抵抗Ｒｄの接続点に接
続されている。ここで、この抵抗Ｒｃ ＋ Ｒｄは基準
電圧回路を構成している。
フするスイッチ、ＲａはこのスイッチＳＷの他端に接続
された抵抗、Ｃはこの抵抗Ｒａに直列接続されたコンデ
ンサで、この抵抗ＲａとコンデンサＣの直列回路はスイ
ッチＳＷの他端と基準電位（接地）間に接続されている
。Ｒ１）はこの抵抗ＲａとコンデンサＣの直列回路に並
列接続された抵抗、Ｄは抵抗Ｒａに並列接続されたダイ
オード、ＣＯＭＰは電圧比較回路で、その入力端の一方
は上記直列回路の抵抗ＲａとコンデンサＣの接続点に接
続され、入力端の他方は電源＋Ｖｏと基準電位（接地）
間に直列接続された抵抗Ｒｅ ｒ抵抗Ｒｄの接続点に接
続されている。ここで、この抵抗Ｒｃ ＋ Ｒｄは基準
電圧回路を構成している。
つぎに、この第１図に示す実施例の動作を説明する。
まず、チャタリングのない場合について説明すると、い
ま、スイッチＳＷがオン（ＯＮ）された場合には、ダイ
オードＤはカットオフとなり、抵抗Ｒａを通してコンデ
ンサＣが充電され、電圧比較回路ＣＯＭ−Ｐの入力端子
Ｂの電圧ＶＢは時定数τａ ＝ ｃＲａで増加する。
ま、スイッチＳＷがオン（ＯＮ）された場合には、ダイ
オードＤはカットオフとなり、抵抗Ｒａを通してコンデ
ンサＣが充電され、電圧比較回路ＣＯＭ−Ｐの入力端子
Ｂの電圧ＶＢは時定数τａ ＝ ｃＲａで増加する。
つぎに、スイッチＳＷがオフ（ＯＦＦ）された場合には
、ダイオードＤが導通となり、抵抗熱Ｒａはダイオード
Ｄにより側路され、コンデンサＣに蓄積された電荷は抵
抗Ｒｂを通して放電される。このときには、電圧比較回
路ＣＯＭＰの入力端子Ｂの電圧ＶＢは時定数τｂ＝ＣＲ
１）で減少する。したがって、コンデンサＣの充放電の
時定数τａ、τｂはダイオードＤを用いることで、どち
らも自由に設定することができる。
、ダイオードＤが導通となり、抵抗熱Ｒａはダイオード
Ｄにより側路され、コンデンサＣに蓄積された電荷は抵
抗Ｒｂを通して放電される。このときには、電圧比較回
路ＣＯＭＰの入力端子Ｂの電圧ＶＢは時定数τｂ＝ＣＲ
１）で減少する。したがって、コンデンサＣの充放電の
時定数τａ、τｂはダイオードＤを用いることで、どち
らも自由に設定することができる。
第２図は各部の電圧を示す動作説明図で、←）はスイッ
チＳＷの出力端に得られる制御信号ａを示したものであ
り、（ｂ）は電圧比較回路ＣＯＭＰの入力端子Ｂに得ら
れる電圧比較回路ＣＯＭＰの入力、（Ｃ）は電圧比較回
路ＣＯＭＰの出力を示したものである。
チＳＷの出力端に得られる制御信号ａを示したものであ
り、（ｂ）は電圧比較回路ＣＯＭＰの入力端子Ｂに得ら
れる電圧比較回路ＣＯＭＰの入力、（Ｃ）は電圧比較回
路ＣＯＭＰの出力を示したものである。
つぎに、この第２図を参照して第１図に示す実施例の動
作を更に詳細に説明する。
作を更に詳細に説明する。
まず、スイッチＳＷの出力端に得られる制御信号ａに第
２図（ａ）に示すようなチャタリングが生じた場合につ
いて考察すると、コンデンサＣはチャタリングが起こっ
ている間（Ｔｃとする）は、時定数τａ、τｂで充放電
を繰り返し、電圧比較回路ＣＯＭＰの入力端子Ｂの電圧
ｖＢは第２図０）の実線で示すものとなる。したがって
、スイッチＳＷＯ切り換わった時点から電圧比較回路Ｃ
ＯＭＰの入力端子Ｂの電圧ＶＢが電圧比較回路ＣＯＭＰ
の入力端千人の比較電圧ＶＡ（一点鎖線で示す）に達す
る時間ＴをＴ＞＞Ｔｃ（チャタリングが起っている間）
となるように、時定数τａ、τｂを調整すれば、電圧比
較回路ＣＯＭＦの出力電圧Ｖｃは第２図（ｅ）に示すよ
うに、チャタリングの影響を受けない、なお、電圧ｖＢ
は電圧比較回路ＣＯＭＰの■側とし、また、スイッチ調
の周期ＴＳはＴｓ ＞＞ Ｔｃとする。
２図（ａ）に示すようなチャタリングが生じた場合につ
いて考察すると、コンデンサＣはチャタリングが起こっ
ている間（Ｔｃとする）は、時定数τａ、τｂで充放電
を繰り返し、電圧比較回路ＣＯＭＰの入力端子Ｂの電圧
ｖＢは第２図０）の実線で示すものとなる。したがって
、スイッチＳＷＯ切り換わった時点から電圧比較回路Ｃ
ＯＭＰの入力端子Ｂの電圧ＶＢが電圧比較回路ＣＯＭＰ
の入力端千人の比較電圧ＶＡ（一点鎖線で示す）に達す
る時間ＴをＴ＞＞Ｔｃ（チャタリングが起っている間）
となるように、時定数τａ、τｂを調整すれば、電圧比
較回路ＣＯＭＦの出力電圧Ｖｃは第２図（ｅ）に示すよ
うに、チャタリングの影響を受けない、なお、電圧ｖＢ
は電圧比較回路ＣＯＭＰの■側とし、また、スイッチ調
の周期ＴＳはＴｓ ＞＞ Ｔｃとする。
このように、本発明は、コンデンサＣと抵抗島。
Ｒ１）からなる充放電回路と電圧比較回路ＣＯＭＰとを
組合せ、チャタリングが十分おさまった後に電圧比較回
路ＣＯＭＦが動作するようにしたものであり、上記抵抗
ＲａとコンデンサＣとの直列回路の抵抗へにダイオード
Ｄを並列接続して充電と放電の経路を変え、充電と放電
の時定数を任意に設定できるよう構成したものである。
組合せ、チャタリングが十分おさまった後に電圧比較回
路ＣＯＭＦが動作するようにしたものであり、上記抵抗
ＲａとコンデンサＣとの直列回路の抵抗へにダイオード
Ｄを並列接続して充電と放電の経路を変え、充電と放電
の時定数を任意に設定できるよう構成したものである。
そして、上記電圧比較回路ＣＯＭＰの出力はスイッチＳ
Ｗのチャタリングを吸収したチャタリングレスの信号と
なる。
Ｗのチャタリングを吸収したチャタリングレスの信号と
なる。
なお、上記実施例においては、抵抗島とコンデンサＣか
らなる直列回路の他端を接地した場合を例にとって説明
したが、本発明はこれに限定されるものではなく、任意
の電圧を印加しておくこともできる。また、抵抗Ｒａに
ダイオードＤを並列接続した場合を例にとって説明した
が、この抵抗を複数設け、その各抵抗にそれぞれダイオ
ードを並列接続して構成することもできる。
らなる直列回路の他端を接地した場合を例にとって説明
したが、本発明はこれに限定されるものではなく、任意
の電圧を印加しておくこともできる。また、抵抗Ｒａに
ダイオードＤを並列接続した場合を例にとって説明した
が、この抵抗を複数設け、その各抵抗にそれぞれダイオ
ードを並列接続して構成することもできる。
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく、コンデンサの充放電を利用し
た簡単な回路構成によって、電圧比較回路の入力側にチ
ャタリングが生じても、コンデンサの充放電の時定数を
調整することにより、電圧比較回路の出力側にはチャタ
リングが起こらないようにすることができるので、実用
上の効果は極めて大である。
な手段を用いることなく、コンデンサの充放電を利用し
た簡単な回路構成によって、電圧比較回路の入力側にチ
ャタリングが生じても、コンデンサの充放電の時定数を
調整することにより、電圧比較回路の出力側にはチャタ
リングが起こらないようにすることができるので、実用
上の効果は極めて大である。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作説明に供する各都電圧波形を示す動作説明図で
ある。 ＳＷ・・・・スイッチ、Ｃ・・・・コンデンサ、Ｒａ
−Ｒｄ ・・・・抵抗、Ｄ・・・嗜ダイオード、ＣＯＭ
Ｆ−拳・・電圧比較回路。 特許出願人 日本電気株式会社 代 理 人 山 川 政 樹（ほか２名）第１図 ＋Ｖ（＋ 第２図
図の動作説明に供する各都電圧波形を示す動作説明図で
ある。 ＳＷ・・・・スイッチ、Ｃ・・・・コンデンサ、Ｒａ
−Ｒｄ ・・・・抵抗、Ｄ・・・嗜ダイオード、ＣＯＭ
Ｆ−拳・・電圧比較回路。 特許出願人 日本電気株式会社 代 理 人 山 川 政 樹（ほか２名）第１図 ＋Ｖ（＋ 第２図
Claims (1)
- オン舎オフするスイッチの出力端と基準電位間に直列接
続された第１の抵抗とコンデンサの直列回路と、この直
列回路の第１の抵抗に並列接続されたダイオードと、前
記第１の抵抗とコンデンサの直列回路に並列接続された
第２の抵抗と、前記直列回路の第１の抵抗とコンデンサ
の接続点に第１入力端が接続され第２入力端が基準電圧
回路に接続され出力端からチャタリングレスの信号を得
る電圧比較回路とを備えて構成されたことを特徴とする
チャタリング防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094674A JPS60239116A (ja) | 1984-05-14 | 1984-05-14 | チヤタリング防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094674A JPS60239116A (ja) | 1984-05-14 | 1984-05-14 | チヤタリング防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60239116A true JPS60239116A (ja) | 1985-11-28 |
Family
ID=14116771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094674A Pending JPS60239116A (ja) | 1984-05-14 | 1984-05-14 | チヤタリング防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017217139A1 (ja) * | 2016-06-14 | 2017-12-21 | 株式会社デンソー | チャタリング除去回路 |
-
1984
- 1984-05-14 JP JP59094674A patent/JPS60239116A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017217139A1 (ja) * | 2016-06-14 | 2017-12-21 | 株式会社デンソー | チャタリング除去回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4550295A (en) | Switched capacitor integrator | |
| JPH05196659A (ja) | チョッパ型比較器 | |
| JP3376668B2 (ja) | 二重積分回路 | |
| EP0065219B1 (en) | Signal voltage dividing circuit | |
| JPH0272745A (ja) | 波形整形回路 | |
| JP2594556B2 (ja) | ダイオードスイツチ回路 | |
| JPH02288724A (ja) | 遅延回路 | |
| JPH06273476A (ja) | 電圧印加電流測定回路 | |
| JPH0534026Y2 (ja) | ||
| JPH0432820Y2 (ja) | ||
| JPS5910821Y2 (ja) | 電子タイマ | |
| JP2702199B2 (ja) | ダイオードスイッチ回路 | |
| KR900000669Y1 (ko) | 순차 타이머회로 | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPH0587930B2 (ja) | ||
| JPH04313069A (ja) | ピークホールド回路 | |
| JPH05183411A (ja) | アナログスイッチ回路 | |
| JPH0555921A (ja) | 分圧回路 | |
| JPH0415628B2 (ja) | ||
| JPH04252969A (ja) | ピークホールド回路 | |
| JPH0219909Y2 (ja) | ||
| JPH0334693B2 (ja) | ||
| JPS63289461A (ja) | 比較回路 | |
| JPH01321716A (ja) | 能動フイルタ | |
| JPH06283982A (ja) | スイッチ回路及びこれを用いた波形整形回路 |