JPH04252969A - ピークホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は変動する電気信号の最
大値あるいは最小値を一定期間ホールドするピークホー
ルド回路に関し、特にそのセトリング・タイムを短縮し
ドループ・レートを改善したピークホールド回路に関す
るものである。

【０００２】

【従来の技術】図２（ａ）　は従来のピークホールド回
路を示す図、図２（ｂ）　は図２（ａ）　に示したピー
クホールド回路の入出力特性を示す図である。図２（ａ
）　において、１０１は演算増幅器、１０２は演算増幅
器の入力端子、１０３は抵抗、１０４はダイオード、１
０５はコンデンサ、１０６はＦＥＴ、１０７は出力端子
、１０９はリセット用トランジスタ、１１０はリセット
信号入力端子である。図２（ｂ）　において、１１１は
リセット信号、１１２は入力端子１０２に入力される入
力信号、１１３は出力端子１０７より出力される出力信
号、１１４はピークホールド状態をリセット状態にする
リセット信号１１１の立ち上りエッジ、１１６はリセッ
ト状態を解除するリセット信号１１１の立ち下りエッジ
、１１６はリセット信号１１１の立ち下りエッジ１１５
よりピークホールド回路がホールド状態になるまでの時
間で一般にセトリング・タイムと呼ばれている時間、１
１７は回路がホールド状態になってからの理想ホールド
状態を表すグラフ、１１８は実際のホールド状態と理想
ホールド状態の差を示すもので一般的にドループ・レー
トと呼ばれているものを示すものである。

【０００３】次に、動作について説明する。演算増幅器
１０１の出力端子には入力端子１０２に印加される入力
信号１１２に対応する値の電圧が出力される。リセット
用トランジスタ１０９がＯＦＦの状態でコンデンサ１０
５の端子電圧が演算増幅器１０１の出力電圧より低いと
き、コンデンサ１０５は端子電圧が演算増幅器１０１の
出力電圧と同じ値になるように充電され、コンデンサ１
０５の端子電圧が演算増幅器１０１の出力電圧より高い
とき、ダイオード１０４は逆バイアス状態となりコンデ
ンサ１０５の端子電圧は変化しない。このことによりト
ランジスタ１０９がＯＦＦ状態にある時コンデンサ１０
５の端子電圧は常に入力信号１１２の最大値を示す。コ
ンデンサ１０５の端子電圧はＦＥＴ１０６にバッファさ
れ、出力端子１０７に出力される。

【０００４】このピークホールド回路のリセットは、ト
ランジスタ１０９のリセット信号入力端子１１０に入力
されるリセット信号１１１をＬｏｗ　からＨｉｇｈにす
ることによって為される。リセット信号１１１の立ち上
りエッジ１１４の時点にてトランジスタ１０９がＯＮ状
態になって、コンデンサ１０５に充電されていた電荷を
放電するため、それまで入力信号１１２のピーク値を保
持していた出力信号は０Ｖになり、リセット信号１１１
がＬｏｗ　になる立ち下りエッジ１１５の時点より再び
入力信号１１２のピーク値を保持する。

【０００５】ピークホールド回路において、コンデンサ
１０５の充放電に起因する誤差の主要なものはリセット
信号１１１の立ち下りエッジ１１５よりコンデンサが充
電を開始し完全に入力信号１１２に追従するまでの時間
のずれであるセットリング・タイム１１６と、トランジ
スタ１０９やダイオード１０４あるいはコンデンサ１０
５などの回路を構成する部品に存在する微小なリークに
より、コンデンサ１０５の電荷が少しづつ放電あるいは
充電されて出力信号が理想ホールド値１１７より少しづ
つ減少あるいは増加するドループレート１１８の２つで
ある。

【０００６】セットリング・タイム１１６を小さくする
ためには抵抗１０３を小さくする，演算増幅器１０１の
出力の電流供給能力を高くするといった方法があるが、
コンデンサ１０５の静電容量を小さくする方法が最も簡
単で有効である。

【０００７】ドループレート１１８の特性を向上させる
ためにはリークの少ない回路部品を選択しなければなら
ないが、最も簡単で有効な方法としてはコンデンサ１０
５の容量を大きくする方法がある。

【０００８】

【発明が解決しようとする課題】従来のピークホールド
回路は以上のように構成されているので、セトリング・
タイム及びドループレートともに良好な特性を得ること
は困難で、高価な構成部品を用いて複雑な回路構成とす
るか、あるいはコンデンサ１０５の容量を調節してセト
リング・タイムあるいはドループ・レートどちらか一方
の特性のみを良好とし、他方の特性のある程度の劣化は
容認しなければならないなどの問題点があった。

【０００９】この発明は上記のような問題点を解消する
ためになされたもので、高価な回路部品を使用すること
なく簡単な回路構成でセトリング・タイム及びドループ
レートともに良好な特性をもつピークホールド回路を得
ることを目的とする。

【００１０】

【課題を解決するための手段】この発明に係るピークホ
ールド回路は、増幅回路の出力に接続されたダイオード
と基準電圧との間に接続されたコンデンサのダイオード
側に接続される端子の電位を増幅回路の入力電圧と同じ
電位にする手段を備えたものである。

【００１１】

【作用】この発明に係るピークホールド回路においては
、コンデンサのダイオード側に接続される端子の電位を
増幅回路の入力電圧と同じ電位にする手段を備えたから
、回路のリセット時にコンデンサが入力電圧と同じ電圧
に保持され、コンデンサの容量とは無関係に良好なセト
リング・タイム特性を得ることができる。従って、セト
リング・タイム特性を劣化させることなくコンデンサの
容量を大きくでき、容易にドループ・レート特性を向上
することができる。

【００１２】

【実施例】以下本発明の一実施例を図について説明する
。図１（ａ）　は本発明の一実施例によるピークホール
ド回路を示す図である。図において、１は演算増幅器、
２は演算増幅器の入力端子、３は抵抗、４はダイオード
、５はコンデンサ、６はＦＥＴ、７はピークホールド回
路の出力端子、８はバッファ回路、９はリセット用トラ
ンジスタ、１０はリセット信号の入力端子である。バッ
ファ回路８はコンデンサ５のダイオード４側に接続され
る端子の電位を増幅回路１の入力電圧と同じ電位にする
ために用いられる。

【００１３】図１（ｂ）　は図１（ａ）　に示したピー
クホールド回路の入出力特性を表す図であり、図におい
て１１はリセット信号、１２は入力端子２に入力される
入力信号、１３は出力端子７より出力される出力信号、
１４はピークホールド状態をリセット状態にするリセッ
ト信号１１の立ち上りエッジ、１５はリセット状態を解
除するリセット信号１１の立ち下りエッジ、１７は回路
がホールド状態になってからの理想ホールド状態を表す
グラフ、１８は実際のホールド状態と理想ホールド状態
の差を示すもので一般にドループ・レートと呼ばれてい
るものを示すものである。

【００１４】次に動作について説明する。演算増幅器１
の出力端子には入力端子２に印加される入力信号１２に
対応した値の電圧が出力される。リセット用トランジス
タ９がＯＦＦの状態にあるとき、コンデンサ５は端子電
圧が演算増幅器１の出力電圧と同じ値になるように充電
され、コンデンサ５の端子電圧が演算増幅器１の出力電
圧より高い時、ダイオード４は逆バイアス状態となり、
コンデンサ５の端子電圧は変化しない。このことにより
、トランジスタ９がＯＦＦ状態にあるとき、コンデンサ
５の端子電圧は常に入力信号１２の最大値を示すことに
なる。コンデンサ５の端子電圧はＦＥＴ６にバッファさ
れ出力端子７に出力される。

【００１５】このピークホールド回路のリセットは、ト
ランジスタ９のリセット信号入力端子１０に入力される
リセット信号１１をＬｏｗ　からＨｉｇｈにすることに
よって為される。リセット信号１１の立ち上りエッジ１
４の時点にて、トランジスタ９がＯＮ状態になって、コ
ンデンサ５に充電されていた電荷をコンデンサ５の端子
電圧が入力信号１２の電圧値と同じ値になるようにバッ
ファ８によって充放電するため、それまで入力信号１２
のピーク値を保持していた出力信号は入力信号と同じ値
となり、リセット信号１１がＬｏｗ　となる立ち下りエ
ッジ１５の時点より再び入力信号１２のピーク値を保持
する。

【００１６】このように本実施例のピークホールド回路
においては、リセット状態が解除されるリセット信号１
１の立ち下りエッジ１５時点ですでにコンデンサ５は入
力信号１２と同じ電圧になっているため、リセット状態
が解除されることによるコンデンサ５の充放電は発生せ
ず、セトリング・タイムが原理的に発生しない。従って
、コンデンサ５の充放電に起因する誤差の主要なものは
、ピークホールド回路を構成する部品に存在する微小リ
ークによりコンデンサ５の電荷が少しづつ充放電されて
出力信号が理想ホールド値１７より少しづつ減少あるい
は増加するドループ・レート１８のみであり、これはコ
ンデンサ５の静電容量を増加させるといった簡単な方法
で改善することが可能となる。

【００１７】なお上記実施例では、コンデンサ５のバッ
ファとしてＦＥＴ６を用いているが、これは演算増幅器
などでもよく、場合によってはなくてもよい。

【００１８】また上記実施例ではコンデンサ５の放電の
ため、トランジスタを用いているが、これはＦＥＴやリ
レーなど機械的スイッチであってもよい。

【００１９】またバッファ・アンプ８としてリセット信
号に対応して出力がハイ・インピーダンス状態になるよ
うなバッファアンプを採用してもよく、この場合トラン
ジスタ９は不要となる。

【００２０】また上記実施例ではバッファ・アンプ８と
して演算増幅器を用いているが、これは他のものでもよ
く、また必要でない場合もある。

【００２１】また上記実施例では入力信号の最大値を保
持するピークホールド回路を示したが、これはダイオー
ド４やトランジスタ９などの極性を逆にして最小値を保
持するバリィ・ホールド回路に適用してもよい。

【００２２】

【発明の効果】以上のようにこの発明によれば、ピーク
ホールド回路のリセット時にコンデンサの端子電圧を入
力信号と同じ電圧にする手段を備えたから、リセット状
態が解除されることによるコンデンサの充放電が発生し
ないためセットリングタイムが原理的に存在せず、ドル
ープ・レート等の特性改善を容易に行うことができるピ
ークホールド回路を得られる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるピークホールド回路
を示す図及びその入出力特性を示す図である。

【図２】従来のピークホールド回路を示す図及びその入
出力特性を示す図である。

【符号の説明】 １　　　　演算増幅回路 ２　　　　ピークホールド回路の入力端子３　　　　抵
抗 ４　　　　ダイオード ５　　　　コンデンサ ６　　　　ＦＥＴ ７　　　　ピークホールド回路の出力端子８　　　　バ
ッファ回路 ９　　　　トランジスタ １０　　リセット信号入力端子 １１　　リセット信号 １２　　入力信号 １３　　出力信号 １４　　立上りエッジ １５　　立下りエッジ １７　　理想ピークホールド値 １８　　ドループ・レート

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　一つまたはそれ以上の増幅回路と、該
   増幅回路の出力に接続されるダイオードと、該ダイオー
   ドと基準電圧との間に接続されたコンデンサとを有する
   ピークホールド回路において、前記コンデンサの前記ダ
   イオード側に接続される端子の電位を前記増幅回路の入
   力電圧と同じ電位にする手段を備えたことを特徴とする
   ピークホールド回路。