JPS60239123A - 超伝導インバ−タ回路 - Google Patents
超伝導インバ−タ回路Info
- Publication number
- JPS60239123A JPS60239123A JP59095986A JP9598684A JPS60239123A JP S60239123 A JPS60239123 A JP S60239123A JP 59095986 A JP59095986 A JP 59095986A JP 9598684 A JP9598684 A JP 9598684A JP S60239123 A JPS60239123 A JP S60239123A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switching
- current
- junction element
- switching gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は超伝導インバータ回路に係シ、特にゾ、セ７ソ
ン効果素子を用いた否定論理ダートの改良に関するもの
である。
ン効果素子を用いた否定論理ダートの改良に関するもの
である。
ジョセフソン論理回路は通常、ラッチングモードで動作
するために、否定論理は入力信号に対して、一定の遅延
時間を持つ、タイミング信号を用いて、入力信号の有無
を判断するタイムドインバータが使用されている。例え
ばＴ、Ｒ，Ｇｈｅｅｗａｌａ”Ｄｅｓｉｇｈｎ ｏｆ
２．５−ＭｉｃｒｏｍｅｔｅｒＪｏｓｅｐｈｓｏｎ Ｃ
ｕｒｒｅｎｔ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ （Ｃ
ＩＬ） ’ＩＢＭ Ｊ、Ｒｅｓ Ｄｅｖｅｌｏｐ ｖｏ
ｌ ２４ ＋ Ｐａｌ ３０ Ｍａｒ、１９８０゜及び
曽用英−１他″’４ＪＬ否定ｒ−）と双対信号保持回路
“電子通信学会技術報告、 ｖｏ、１．８３Ａ １０１
ＳＯＷ ８３−１０ 及び特願昭５６−１４３６３９
号に述べられているインバータゲートはこの方法で動作
する。これらのインバータダートの内入力信号線上にソ
ヨ七７ソン接合素子を挿入し、同素子をスイッチさせる
ことで入力信号全阻止する形式のインバータゲート（例
えば前述の文献”４ＪＬ否定ダートと双対信号保持回路
“で提案されている回路）は従来、第７図に示す回路構
成を持つ第７図において、１はタイミング信号端子、２
は第１の入力信号端子、３は第１のスイッチングｒ−）
、４けダート端子、５はアース端子、６は制御端子、７
は出力端子、８は第１のソヨセ７ソン接合素子、９は第
１の電源抵抗、１０は第１の負荷抵抗、１１は第２の電
源抵抗、１２は第２の負荷抵抗、１３は接地面である。
するために、否定論理は入力信号に対して、一定の遅延
時間を持つ、タイミング信号を用いて、入力信号の有無
を判断するタイムドインバータが使用されている。例え
ばＴ、Ｒ，Ｇｈｅｅｗａｌａ”Ｄｅｓｉｇｈｎ ｏｆ
２．５−ＭｉｃｒｏｍｅｔｅｒＪｏｓｅｐｈｓｏｎ Ｃ
ｕｒｒｅｎｔ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ （Ｃ
ＩＬ） ’ＩＢＭ Ｊ、Ｒｅｓ Ｄｅｖｅｌｏｐ ｖｏ
ｌ ２４ ＋ Ｐａｌ ３０ Ｍａｒ、１９８０゜及び
曽用英−１他″’４ＪＬ否定ｒ−）と双対信号保持回路
“電子通信学会技術報告、 ｖｏ、１．８３Ａ １０１
ＳＯＷ ８３−１０ 及び特願昭５６−１４３６３９
号に述べられているインバータゲートはこの方法で動作
する。これらのインバータダートの内入力信号線上にソ
ヨ七７ソン接合素子を挿入し、同素子をスイッチさせる
ことで入力信号全阻止する形式のインバータゲート（例
えば前述の文献”４ＪＬ否定ダートと双対信号保持回路
“で提案されている回路）は従来、第７図に示す回路構
成を持つ第７図において、１はタイミング信号端子、２
は第１の入力信号端子、３は第１のスイッチングｒ−）
、４けダート端子、５はアース端子、６は制御端子、７
は出力端子、８は第１のソヨセ７ソン接合素子、９は第
１の電源抵抗、１０は第１の負荷抵抗、１１は第２の電
源抵抗、１２は第２の負荷抵抗、１３は接地面である。
第７図の回路は以下の様に動作する。
即ち、第１の入力信号端子２に第１の入力電流Ｉｅ１が
加えられている場合、入力電流に対して遅延をもって、
タイミング電流工ｔが加えられると、第１のジョセフソ
ン接合素子８に、第１の〕 入力電流ＩＣ１とタイミング電流Ｉｔが重畳された電流
工ｅｇが流れる。この電流は、直ちに第１の−）１セ７
ソン接合素子８の臨界電流値”ｍｌ ｅ超え、第１のス
イッチングゲート３の動作点が、同ｒ−トのしきい値を
超える前に、同素子をスイッチさせる。これによって、
第１の入力電流工。、は阻止され本ダートはスイッチし
ない。第８図に第１のスイッチングダート３の動作点軌
跡を示す。同図において、入力電流工。、が加えられた
場合の動作点軌跡１５上に示すＡ点が、第１のジョセフ
ソン接合素子がスイッチする点でアシ、本ダートの入力
電流工。ｇが阻止されていることが判る。工よけダート
電流である。一方、入力電流”ｃｌが加えられていない
場合、スイッチングｙ−トｓへの入力電流ＩＣｇはタイ
ミング電流Ｉｊのみである。したがって上記第１のジョ
セフソン接合素子８がスイッチする以前に、動作点はし
きい値を超え、本ダートは電圧状態にスイッチする。こ
の時の第１のスイッチングダートのしきい値特性１４上
の動作点軌跡は、第８図中、動作点軌跡１６で示してい
る。第８図において、動作点軌跡上のＢ点で、動作点は
しきい値を超え、第１のスイッチングゲートがスイッチ
する。以上の動作によ多入力電流Ｉｃ１が加えられない
時にのみスイッチするインバータ機能が得られる。しか
し、本回路には、以下の問題点がある。即ち、第１の入
力電流ＩＣ１が加えられない場合、第８図の０点で、第
１のジョセフソン接合素子はタイミング電流Ｉ、のみに
よってスイッチする。この時、同第１のジョセフソン接
合素子のスイッチによって阻止されたタイミング電流１
ｔが、入力信号端子を通して、本回路の前段に接続され
ている、ジョセフソンスイッチングｒ−トの出力信号端
子に逆流し、超伝導状態にあるこのダートをスイッチさ
せる。
加えられている場合、入力電流に対して遅延をもって、
タイミング電流工ｔが加えられると、第１のジョセフソ
ン接合素子８に、第１の〕 入力電流ＩＣ１とタイミング電流Ｉｔが重畳された電流
工ｅｇが流れる。この電流は、直ちに第１の−）１セ７
ソン接合素子８の臨界電流値”ｍｌ ｅ超え、第１のス
イッチングゲート３の動作点が、同ｒ−トのしきい値を
超える前に、同素子をスイッチさせる。これによって、
第１の入力電流工。、は阻止され本ダートはスイッチし
ない。第８図に第１のスイッチングダート３の動作点軌
跡を示す。同図において、入力電流工。、が加えられた
場合の動作点軌跡１５上に示すＡ点が、第１のジョセフ
ソン接合素子がスイッチする点でアシ、本ダートの入力
電流工。ｇが阻止されていることが判る。工よけダート
電流である。一方、入力電流”ｃｌが加えられていない
場合、スイッチングｙ−トｓへの入力電流ＩＣｇはタイ
ミング電流Ｉｊのみである。したがって上記第１のジョ
セフソン接合素子８がスイッチする以前に、動作点はし
きい値を超え、本ダートは電圧状態にスイッチする。こ
の時の第１のスイッチングダートのしきい値特性１４上
の動作点軌跡は、第８図中、動作点軌跡１６で示してい
る。第８図において、動作点軌跡上のＢ点で、動作点は
しきい値を超え、第１のスイッチングゲートがスイッチ
する。以上の動作によ多入力電流Ｉｃ１が加えられない
時にのみスイッチするインバータ機能が得られる。しか
し、本回路には、以下の問題点がある。即ち、第１の入
力電流ＩＣ１が加えられない場合、第８図の０点で、第
１のジョセフソン接合素子はタイミング電流Ｉ、のみに
よってスイッチする。この時、同第１のジョセフソン接
合素子のスイッチによって阻止されたタイミング電流１
ｔが、入力信号端子を通して、本回路の前段に接続され
ている、ジョセフソンスイッチングｒ−トの出力信号端
子に逆流し、超伝導状態にあるこのダートをスイッチさ
せる。
この誤動作が起きると、上記前段のゾヨセフンンスイッ
チングダートの出力信号端子に本インバータダートと共
に接続されている、他のスイッチングｒ−）に誤動作が
波及し、論理回路全体の誤動作に至る。このため、従来
の回路構成では安定動作が困難であるという大きな欠点
を有していた。これを克服するためには、ダート前段に
、上記の逆流信号を阻止する特殊なｒ−トを挿入する方
法も考えられるが、ダート数が増大すると言う論理回路
構成上の欠点が生じる。
チングダートの出力信号端子に本インバータダートと共
に接続されている、他のスイッチングｒ−）に誤動作が
波及し、論理回路全体の誤動作に至る。このため、従来
の回路構成では安定動作が困難であるという大きな欠点
を有していた。これを克服するためには、ダート前段に
、上記の逆流信号を阻止する特殊なｒ−トを挿入する方
法も考えられるが、ダート数が増大すると言う論理回路
構成上の欠点が生じる。
本発明は上記の欠点を解決するために、タイミング電流
■ｔが、タイミング信号端子に加えられる電源電圧の値
にかかわらず、上記第１のジョセフソン接合素子をスイ
ッチさせない電流値を保つ様にした超伝導インバータ回
路を提供することを目的とする。
■ｔが、タイミング信号端子に加えられる電源電圧の値
にかかわらず、上記第１のジョセフソン接合素子をスイ
ッチさせない電流値を保つ様にした超伝導インバータ回
路を提供することを目的とする。
本発明は、ジョセフソン接合素子を含み、ｒ−ト端子、
アース端子、制御端子、出力端子の４端子を有するスイ
ッチングｆ−）を２つ用いて、第１．第２のスイッチン
グゲートとし、第１のスイッチングゲートのダート端子
とタイミング信号端子の間に第１の電源抵抗を、制御端
子と第１の入力信号端子の間に第１のジョセフソン接合
素子を、出力端子と接地面の間に第１の負荷抵抗を、そ
れぞれ介挿接続し、上記第１のスイッチングゲートのア
ース端子を接地面に接続し、かつ、第２のスイッチング
ゲートのダート端子と上記タイミング信号端子の間に第
２の電源抵抗を、出力端子と第１の入力信号端子の間に
第３の負荷抵抗をそれぞれ介挿接続し、上記第２のスイ
ッチングｒ−トの制御端子を第２の入力信号端子に、ア
ース端子を接地面にそれぞれ接続し、第１の入力信号端
子と接地面の間に第２の負荷抵抗を介挿接続し、上記第
１の負荷抵抗に、出力電流を取シ出す事を特徴とする超
伝導インバータ回路及び、上記第２のスイ、チングダー
トとして単独のジョセフソン接合素子を用い、この素子
の一端を上記第２のスイッチングゲートにおけるダート
端子及び出力端子に接続し、上記素子の他端を上記第２
のスイ、チンダグートにおけるアース端子に接続した回
路構成を有する超伝導インバータ回路である。
アース端子、制御端子、出力端子の４端子を有するスイ
ッチングｆ−）を２つ用いて、第１．第２のスイッチン
グゲートとし、第１のスイッチングゲートのダート端子
とタイミング信号端子の間に第１の電源抵抗を、制御端
子と第１の入力信号端子の間に第１のジョセフソン接合
素子を、出力端子と接地面の間に第１の負荷抵抗を、そ
れぞれ介挿接続し、上記第１のスイッチングゲートのア
ース端子を接地面に接続し、かつ、第２のスイッチング
ゲートのダート端子と上記タイミング信号端子の間に第
２の電源抵抗を、出力端子と第１の入力信号端子の間に
第３の負荷抵抗をそれぞれ介挿接続し、上記第２のスイ
ッチングｒ−トの制御端子を第２の入力信号端子に、ア
ース端子を接地面にそれぞれ接続し、第１の入力信号端
子と接地面の間に第２の負荷抵抗を介挿接続し、上記第
１の負荷抵抗に、出力電流を取シ出す事を特徴とする超
伝導インバータ回路及び、上記第２のスイ、チングダー
トとして単独のジョセフソン接合素子を用い、この素子
の一端を上記第２のスイッチングゲートにおけるダート
端子及び出力端子に接続し、上記素子の他端を上記第２
のスイ、チンダグートにおけるアース端子に接続した回
路構成を有する超伝導インバータ回路である。
第１図は本発明の第１の実施例であって、１は電源に接
続されるタイミング信号端子、２は第１の入力信号端子
、３は第１のスイッチングゲート、４はｆ−）端子、６
はアース端子、６は制御端子、７は出力端子、８は第１
のジョセフソン接合素子、９は第１の電源抵抗、５０Ｂ
第１の負荷抵抗、１１は第２の電源抵抗、１２は第２の
負荷抵抗、１３は接地面、１７は第２のスイッチングゲ
ート、１８Ｆｉ第２の入力信号端子、１９は第３の負荷
抵抗である。本回路においてはスイッチングｒ−）、９
に、抵抗分割形公報にて開示されている。第２のスイッ
チングダート１７は、１つのジョセフソン接合素子Ｊと
、それに磁界を加える制御線からなっている。 ゛ この回路は第２図に示すタイミングで動作する。即ち、
常に第２の入力信号端子１８から、第２の入力電流１ｃ
２を加えた状態にしておく。
続されるタイミング信号端子、２は第１の入力信号端子
、３は第１のスイッチングゲート、４はｆ−）端子、６
はアース端子、６は制御端子、７は出力端子、８は第１
のジョセフソン接合素子、９は第１の電源抵抗、５０Ｂ
第１の負荷抵抗、１１は第２の電源抵抗、１２は第２の
負荷抵抗、１３は接地面、１７は第２のスイッチングゲ
ート、１８Ｆｉ第２の入力信号端子、１９は第３の負荷
抵抗である。本回路においてはスイッチングｒ−）、９
に、抵抗分割形公報にて開示されている。第２のスイッ
チングダート１７は、１つのジョセフソン接合素子Ｊと
、それに磁界を加える制御線からなっている。 ゛ この回路は第２図に示すタイミングで動作する。即ち、
常に第２の入力信号端子１８から、第２の入力電流１ｃ
２を加えた状態にしておく。
この状態では、第２のスイッチングゲート１７のジョセ
フソン接合素子Ｊの臨界電流値Ｔｍ２は制御線から加わ
る磁場によって減少し、少量のタイミング電流Ｉ、でも
スイッチする。次に、第１のタイミングｔ１ で第１の
入力信号端子２より入力電流■。１を加える・さらに、
所足の遅延の後に、第２のタイミングｔ２でタイミング
信号端子１に電源電圧ｖｔを加える。上記のタイミング
において、電源電圧ｖｔの増加と共に第２のスイッチン
グゲート１７へ加わるタイミング電流Ｉｔは増加するが
、上述した理由により、このダートはすぐに電圧状態に
スイッチし、タイミング電流Ｉｔの増加とともに、第３
図に示したジョセフソン接合素子８の持つ非線形抵抗性
によって、ギヤラグ電圧ｖｇを発生する。即ち、同図に
おいてタイミング電流Ｉｔが電流値Ｉｔａに至ると、同
ｆ−）の出力端子は定電圧ｖｇを発生しその後、”ｔ
＞”ｔａなるタイミング電流に対してもとの電圧を保つ
。この時、第３の負荷抵抗１９の抵抗値Ｒ，と第１のジ
ョセフソン接合素子８の臨界電流値Ｉｍ１がｖｇ〈工□
、・Ｒ１，３となる様にＲＬ、を選ぶと、第２〜のスイ
ッチンググー・ト１７の出力電流Ｉｔ１は電源電圧ｖｔ
がその後さらに増加しても、第１のジョセフソン接合素
子８の臨界電流値を超えない。し−たがって、第１の入
力電流Ｉｅ、を加えた場合には、この電流と、第２のス
イッチングゲート１１の出力電流Ｉｔｔが重畳された電
流■ｃｇによって、第１のジョセフソン接合素子８はス
イッチし、第１のスイッチングｆ −ト３への入力電流
ＩＣｇを阻止する。これによって第１のスイッチングダ
ート３はスイッチしない。一方、第１の入力電流■。、
が加えられない場合には、本スイッチングダートは第２
のスイッチングダート１７の出力電流Ｉｔ１を入力電流
として、電圧状態ヘスイッチし、第１の負荷抵抗１０へ
、出力電流を流す。この様にこのｒ−）はインバータ動
作を行うことができる。
フソン接合素子Ｊの臨界電流値Ｔｍ２は制御線から加わ
る磁場によって減少し、少量のタイミング電流Ｉ、でも
スイッチする。次に、第１のタイミングｔ１ で第１の
入力信号端子２より入力電流■。１を加える・さらに、
所足の遅延の後に、第２のタイミングｔ２でタイミング
信号端子１に電源電圧ｖｔを加える。上記のタイミング
において、電源電圧ｖｔの増加と共に第２のスイッチン
グゲート１７へ加わるタイミング電流Ｉｔは増加するが
、上述した理由により、このダートはすぐに電圧状態に
スイッチし、タイミング電流Ｉｔの増加とともに、第３
図に示したジョセフソン接合素子８の持つ非線形抵抗性
によって、ギヤラグ電圧ｖｇを発生する。即ち、同図に
おいてタイミング電流Ｉｔが電流値Ｉｔａに至ると、同
ｆ−）の出力端子は定電圧ｖｇを発生しその後、”ｔ
＞”ｔａなるタイミング電流に対してもとの電圧を保つ
。この時、第３の負荷抵抗１９の抵抗値Ｒ，と第１のジ
ョセフソン接合素子８の臨界電流値Ｉｍ１がｖｇ〈工□
、・Ｒ１，３となる様にＲＬ、を選ぶと、第２〜のスイ
ッチンググー・ト１７の出力電流Ｉｔ１は電源電圧ｖｔ
がその後さらに増加しても、第１のジョセフソン接合素
子８の臨界電流値を超えない。し−たがって、第１の入
力電流Ｉｅ、を加えた場合には、この電流と、第２のス
イッチングゲート１１の出力電流Ｉｔｔが重畳された電
流■ｃｇによって、第１のジョセフソン接合素子８はス
イッチし、第１のスイッチングｆ −ト３への入力電流
ＩＣｇを阻止する。これによって第１のスイッチングダ
ート３はスイッチしない。一方、第１の入力電流■。、
が加えられない場合には、本スイッチングダートは第２
のスイッチングダート１７の出力電流Ｉｔ１を入力電流
として、電圧状態ヘスイッチし、第１の負荷抵抗１０へ
、出力電流を流す。この様にこのｒ−）はインバータ動
作を行うことができる。
しかも、との時上記電流ＩＨは第１のノヨセフソン接合
素子８の臨界電流値Ｔｍ１を超えないことから、このジ
ョセフソン接合素子は超伝導状態を保ち、したがって、
本回路の入力信号端子から、前段のスイッチングゲート
にタイミング電流Ｉｔ１は逆流しない。
素子８の臨界電流値Ｔｍ１を超えないことから、このジ
ョセフソン接合素子は超伝導状態を保ち、したがって、
本回路の入力信号端子から、前段のスイッチングゲート
にタイミング電流Ｉｔ１は逆流しない。
第４図は、上記の動作をよシ詳細に説明するために第１
のスイッチングダートのしきい値特性１４上の動作点軌
跡で示したものである。第１の入力電流Ｉ。、が加えら
れた場合の動作点軌跡１５においては、Ａ点で第１のジ
ョセフソン接合素子がスイッチし、動作点が第１のスイ
ッチングダートのしきい値を超える前に、このダートへ
の入力電流を阻止している。一方、第１の入力電流”ｃ
ｌが加えられていない場合の動作点軌跡１６では、Ｂ点
で第１のスイッチングダートをスイッチするが、その後
タイミング信号端子の電圧Ｖ、が増加しても、同スイッ
チングｒ−トへの入力電流工。、は第１のノヨセフノン
接合素子の臨界電流Ｉｍ１を超えない。
のスイッチングダートのしきい値特性１４上の動作点軌
跡で示したものである。第１の入力電流Ｉ。、が加えら
れた場合の動作点軌跡１５においては、Ａ点で第１のジ
ョセフソン接合素子がスイッチし、動作点が第１のスイ
ッチングダートのしきい値を超える前に、このダートへ
の入力電流を阻止している。一方、第１の入力電流”ｃ
ｌが加えられていない場合の動作点軌跡１６では、Ｂ点
で第１のスイッチングダートをスイッチするが、その後
タイミング信号端子の電圧Ｖ、が増加しても、同スイッ
チングｒ−トへの入力電流工。、は第１のノヨセフノン
接合素子の臨界電流Ｉｍ１を超えない。
従って先に述べた様に、このｒ−）では、前段ダートへ
の信号の逆流がなく、安定動作が可能になる。
の信号の逆流がなく、安定動作が可能になる。
尚、第１のスイッチングゲート３、及び第２のスイッチ
ングｆ−ト１７は第１図に示したダートに限るものでは
なく同等の機能を持ついかなる種類のダート（例えば、
磁気結合形５ＱＵＩＤゲート、ＣＩＬゲート、４ＪＬ’
ｉ”−）等）でも同様の機能及び効果が得られることは
言うまでもない。更に、第２のスイッチングゲート１７
は、以下に示す通り、制御端子を持たない単一のジョセ
フソン接合素子で置換することも可能である。
ングｆ−ト１７は第１図に示したダートに限るものでは
なく同等の機能を持ついかなる種類のダート（例えば、
磁気結合形５ＱＵＩＤゲート、ＣＩＬゲート、４ＪＬ’
ｉ”−）等）でも同様の機能及び効果が得られることは
言うまでもない。更に、第２のスイッチングゲート１７
は、以下に示す通り、制御端子を持たない単一のジョセ
フソン接合素子で置換することも可能である。
第５図は本発明の第２の実施例である。本回路構成にお
いては、前述した第１の実施例において、第２のスイッ
チングｒ−）を単一のジョセフソン接合素子でおき換え
たもので第２のスイッチングダートの制御線と、第２の
入力信号端子をはずした形を持つ。但し第１の実施例に
おいては、第２のスイッチングダートの臨界電流を低下
させるために、第２の入力電流Ｉｃ２を加えたが、本回
路では、第２のスイッチングダートのかわシに使用する
ジョセフソン接合素子Ｊに、それ自体の臨界電流Ｉｍ２
が小さい素子を使用する。第６図に本回路の第１のスイ
ッチングゲートのしきい値特性上における動作点軌跡を
示す。本図において、第１の入力電流工。１が加えられ
た場合の動作点軌跡１５におけるＡ点が、しきい値を超
えない必要があることから、第２のスイッチングダート
のかわりに使用するジョセフソン接合素子Ｊの臨界電流
は、第１のスイッチングｒ−）Ｊをスイッチングさせる
最小のｒ−ト電流値■ よシ小さい値に選ぶ。
いては、前述した第１の実施例において、第２のスイッ
チングｒ−）を単一のジョセフソン接合素子でおき換え
たもので第２のスイッチングダートの制御線と、第２の
入力信号端子をはずした形を持つ。但し第１の実施例に
おいては、第２のスイッチングダートの臨界電流を低下
させるために、第２の入力電流Ｉｃ２を加えたが、本回
路では、第２のスイッチングダートのかわシに使用する
ジョセフソン接合素子Ｊに、それ自体の臨界電流Ｉｍ２
が小さい素子を使用する。第６図に本回路の第１のスイ
ッチングゲートのしきい値特性上における動作点軌跡を
示す。本図において、第１の入力電流工。１が加えられ
た場合の動作点軌跡１５におけるＡ点が、しきい値を超
えない必要があることから、第２のスイッチングダート
のかわりに使用するジョセフソン接合素子Ｊの臨界電流
は、第１のスイッチングｒ−）Ｊをスイッチングさせる
最小のｒ−ト電流値■ よシ小さい値に選ぶ。
−ｍｉｎ
一方、同図において、第１の入力電流工。、が加えられ
ていない場合、動作点軌跡１６が示す様に、第１のスイ
ッチングダート３の入力電流ＩＣｇは第１の実施例と同
様に第１のジョセフソン接合素子８の臨界電流■ｍ１を
超えない。従って、この実施例においても、第１図の実
施例同様、前段のスイッチングダートへの信号の逆流が
なく、安定動作が可能である。
ていない場合、動作点軌跡１６が示す様に、第１のスイ
ッチングダート３の入力電流ＩＣｇは第１の実施例と同
様に第１のジョセフソン接合素子８の臨界電流■ｍ１を
超えない。従って、この実施例においても、第１図の実
施例同様、前段のスイッチングダートへの信号の逆流が
なく、安定動作が可能である。
以上説明した様に本発明の超伝導インバータゲートは、
従来、入力電流が加えられていない場合に生じていた、
前段のスイッチングｆ−トへの信号の逆流を防ぐことか
ら、安定動作を実現するとともに、前段に、逆流する信
号を阻止するスイッチングゲートを必要としないことか
ら、論理ダート数を削減すると言う大きな利点がある。
従来、入力電流が加えられていない場合に生じていた、
前段のスイッチングｆ−トへの信号の逆流を防ぐことか
ら、安定動作を実現するとともに、前段に、逆流する信
号を阻止するスイッチングゲートを必要としないことか
ら、論理ダート数を削減すると言う大きな利点がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図の回路における入力信号のタイミング図、第３図
は第１図の回路の第２のスイッチングゲートの非線形抵
抗特性図、第４図は第１図の回路における第１のスイッ
チングデートの動作点軌跡特性図、第５図は本発明の第
２の実施例を示す回路図、第６図は第５図の回路におけ
る第１のスイッチングダートの動作点軌跡特性図、第７
図は従来の入力信号阻止形の超伝導インバータダートの
等価回路図、第８図は従来の回路における第１のスイッ
チングダートの動作点軌跡特性図である。 １・・・タイミング信号端子、２・・・第１の入力信号
端子、３・・・第１のスイッチングゲート、４・・・ダ
ート端子、５・・・アース端子、６・・・制御端子、７
・・・出力端子、８・・・第１のジョセフソン接合素子
、９・・・第１の電源抵抗、１０・・・第１の負荷抵抗
、１１・・・第２の電源抵抗、１２・・・第２の負荷抵
抗、１３・・・接地面、１４・・・第１のスイッチング
ｆ−）のしきい値特性、１５・・・入力電流”ｃｌが加
えられた場合の動作点軌跡、１６・・・入力電流”ｃｌ
が加えられていない場合の動作点軌跡、１７・・・第２
のスイッチングダート、１８・・・第２の入力信号端子
、１９・・・第３の負荷抵抗。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 ｔ ｔｌ ｔ２ −ｔ 第３図 第４図 ｓ５図 第６図 第７図 第８図
第１図の回路における入力信号のタイミング図、第３図
は第１図の回路の第２のスイッチングゲートの非線形抵
抗特性図、第４図は第１図の回路における第１のスイッ
チングデートの動作点軌跡特性図、第５図は本発明の第
２の実施例を示す回路図、第６図は第５図の回路におけ
る第１のスイッチングダートの動作点軌跡特性図、第７
図は従来の入力信号阻止形の超伝導インバータダートの
等価回路図、第８図は従来の回路における第１のスイッ
チングダートの動作点軌跡特性図である。 １・・・タイミング信号端子、２・・・第１の入力信号
端子、３・・・第１のスイッチングゲート、４・・・ダ
ート端子、５・・・アース端子、６・・・制御端子、７
・・・出力端子、８・・・第１のジョセフソン接合素子
、９・・・第１の電源抵抗、１０・・・第１の負荷抵抗
、１１・・・第２の電源抵抗、１２・・・第２の負荷抵
抗、１３・・・接地面、１４・・・第１のスイッチング
ｆ−）のしきい値特性、１５・・・入力電流”ｃｌが加
えられた場合の動作点軌跡、１６・・・入力電流”ｃｌ
が加えられていない場合の動作点軌跡、１７・・・第２
のスイッチングダート、１８・・・第２の入力信号端子
、１９・・・第３の負荷抵抗。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 ｔ ｔｌ ｔ２ −ｔ 第３図 第４図 ｓ５図 第６図 第７図 第８図
Claims (2)
- （１） ジョセフソン接合素子を含み、ダート端子、ア
ース端子、制御端子、出力端子の４端子を有するスイッ
チングゲートを２つ用いて、第゛１．第２のスイッチン
グゲートとし、第１のスイッチングゲートのｆｆ−）端
子と入力信号に対して所定の遅延時間をもって電源電圧
が加えられるタイミング信号端子の間に第１の電源抵抗
□を、第１のスイッチングゲートの制御端子と第１の入
力信号端子の間に第１のジョセフソン接合素子を、・第
１のスイッチングゲートの出力端子と接地面の間に第１
の負荷抵抗をそれぞれ介挿接続し、上記第１のスイッチ
ングゲートのアース端子を接地面に接続し、かつ、＃Ｉ
２のスイ、チンググートのダート端子と上記タイミング
信号端子の間に第２の電源抵抗を、第２のスイ、チング
グートの出力端子と第１の入力信号端子の間に第３の負
荷抵抗をそれぞれ介挿接続し、上記第２のスイッチング
ｆ−トの制゛御端子を第２の入力信号端子に、第２のス
イッチングｒ −トのアース端子を接地面にそれぞれ接
続し、第１の入力信号端子と接地面の間に第２の負荷抵
抗を介挿接続し、上記第１の負荷抵抗に、出力電流を取
シ出す事を特徴とする超伝導インバータ回路。 - （２） 特許請求の範囲第１項記載の超伝導インバータ
回路に訃いて、第２のスイッチングゲートとして単独の
−）ヨセ７ソン接合素子を用い、この素子の一端を上記
第２のスイッチングゲートにおけるダート端子及び出力
端子に接続し、上記素子の他端を上記第２のスイッチン
グゲートにおけるアース端子に接続し九回路構成を有す
る超伝導インゲータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095986A JPS60239123A (ja) | 1984-05-14 | 1984-05-14 | 超伝導インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095986A JPS60239123A (ja) | 1984-05-14 | 1984-05-14 | 超伝導インバ−タ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60239123A true JPS60239123A (ja) | 1985-11-28 |
Family
ID=14152455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59095986A Pending JPS60239123A (ja) | 1984-05-14 | 1984-05-14 | 超伝導インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
-
1984
- 1984-05-14 JP JP59095986A patent/JPS60239123A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043698A (en) | Voltage level shifter | |
| US5455519A (en) | Josephson logic circuit | |
| US10084454B1 (en) | RQL majority gates, and gates, and or gates | |
| JPH02246513A (ja) | プッシュプル出力回路 | |
| US4311927A (en) | Transistor logic tristate device with reduced output capacitance | |
| EP0375979A2 (en) | BICMOS driver circuit for high density CMOS logic circuits | |
| US4394588A (en) | Controllable di/dt push/pull driver | |
| EP0169782B1 (en) | Multiple phase-splitter ttl output circuit with improved drive characteristics | |
| JPH0744434B2 (ja) | 回復が高速のプログラマブル遅延クロック・チョッパ／ストレッチャ | |
| JPS60239123A (ja) | 超伝導インバ−タ回路 | |
| JPH026456B2 (ja) | ||
| US5408145A (en) | Low power consumption and high speed NOR gate integrated circuit | |
| US4633098A (en) | Flip-flop circuit with built-in enable function | |
| US4603263A (en) | Josephson pulse generator of current injection type | |
| JPH07288466A (ja) | 超電導論理回路 | |
| US3234399A (en) | Logic circuit | |
| JPH0425639B2 (ja) | ||
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JPS5866419A (ja) | 超電導回路 | |
| JPH0460373B2 (ja) | ||
| JPH0226418B2 (ja) | ||
| JPH08256054A (ja) | 超電導タイムド・インバータ回路 | |
| JPH0646698B2 (ja) | 超電導スレーブフリップフロップ | |
| JPH0226417B2 (ja) | ||
| JPS6298825A (ja) | Ｃｍｏｓ集積回路 |