JPH07288466A - 超電導論理回路 - Google Patents

Abstract

(57)【要約】 【目的】設計が簡単で歩留まりが高く、かつ過渡時の振
動による誤動作が少ない、マージンの広いタイムド・イ
ンバータを提供する。 【構成】ジョセフソン素子１０２と超電導インダクタン
ス１０１の直列回路１１０はシャント抵抗１０３と並列
に接続され、上記並列回路は一方の端子が接地されてお
り、他方の端子には入力導線１０５と電源抵抗１０４が
接続されている前段回路と、超電導インダクタンス１０
１と磁気結合された超電導スイッチ１３０とその電源抵
抗１３２と負荷抵抗１３１で構成される後段回路からな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はジョセフソン素子を超電
導状態と常電導状態の間にスイッチさせることによって
電流の流れを制御し、論理演算をする超電導論理回路に
関する。

【０００２】

【従来の技術】ジョセフソン効果を示す超電導素子（以
下、ジョセフソン素子）はトンネル型接合であれば超電
導状態と常電導状態の二つの安定状態を示す電流領域を
もっている。超電導状態とは超電導電流しか流れない状
態であり、電流が一定であれば、ジョセフソン素子の両
端子の間に電圧が生じない。常電導状態とは常電導電流
が流れる状態であり、ジョセフソン素子の両端子の間に
電圧が生じ、ジョセフソン素子は抵抗を示す。図２はト
ンネル型接合ジョセフソン素子の電流電圧特性の一例を
示す。最初に超電導状態にあるジョセフソン素子は臨界
電流値より大きい電流が注入されると、常電導電流が流
れ、常電導状態にスイッチする。図２ではａｂｃのよう
に状態変化が起きる。その後、電流を臨界電流値より低
く減少させると図２のｃｄａのような電流電圧軌道を辿
って超電導状態に戻る。

【０００３】ジョセフソン素子を論理回路に使用すると
きは基本的に図３の示すようにジョセフソン素子と並列
に抵抗を接続する。この並列回路ではジョセフソン素子
が超電導状態にある場合は回路に注入される電流が全て
ジョセフソン素子を通って流れるが、ジョセフソン素子
が常電導状態にある場合は回路に注入される電流が並列
抵抗に分流される。このように並列抵抗に電流が流れる
か流れないかはジョセフソン素子の状態を変化させるこ
とによって制御できる。普通、小さい入力電流によって
たくさんの出力電流を出すため、並列回路に臨界電流値
より僅か小さいところまでバイアス電流をかけておく。
しかし、そうすると入力を注入して一旦ジョセフソン素
子を常電導状態にスイッチさせれば入力電流を取り除い
ても超電導状態には戻らない。このために、このような
回路では論理否定が出来ない。また、一回論理演算する
度にバイアス電流を取り除く必要がある。

【０００４】従来、論理否定が出来ない問題を解決する
方法が大きく分けて２種類ある。第１は論理否定演算を
必要としないデュアル・レイル方式であって、全ての入
力を正と否定の対で入力し、演算も正と否定の対で行う
方法である。この方法では倍近いゲート数が必要である
ため、集積度が低くなる欠点がある。

【０００５】第２はタイムド・インバータと呼ばれる種
類の回路で、バイアス電流又は或るクロック信号より先
に入力電流をかける必要がある。その代表的なものはギ
ーワラ；アイビーエム・ジャーナル・オブ・リサーチ・
アンド・デベロプメント２４巻１３０−１４２ページ１
９８０年（Gheewala,“Design of 2.5− Microm
eter Josephson Current Injection Logic (CIL)," IBM
J. of Research andDevelopment, vol. 24, pp.130−1
42, 1980）に記載されている。

【０００６】図４はこの論文から抜粋されたものであ
る。スイッチ２１０，スイッチ２２０と電源抵抗２０３
は直列に接続されている。スイッチ２１０にはシャント
抵抗２０１が並列に接続され、信号入力導線２０４が磁
気結合されている。スイッチ２２０には負荷抵抗２０２
が並列に接続され、クロック入力導線２０５が磁気結合
されている。バイアス電流は電源抵抗２０３を通ってス
イッチ２１０とスイッチ２２０にかけられている。クロ
ック入力は或る決まった時点に注入されるが、入力信号
はその前に注入されなければならない。入力信号が
“０”の場合、スイッチ２１０は常電導状態にスイッチ
しないため、クロック入力が注入されるとスイッチ２２
０が常電導状態にスイッチして負荷抵抗２０２に大きい
電流が流れ、“１”が出力される。入力信号が“１”の
場合、スイッチ２１０は常電導状態にスイッチしてお
り、バイアス電流のほとんどがシャント抵抗２０１に分
流されるため、この後、クロック入力が注入されてもス
イッチ２２０が常電導状態にスイッチされることなく、
負荷抵抗２０２に電流が流れず、“０”が出力される。

【０００７】この回路には次の問題点がある。スイッチ
２２０が常電導状態にスイッチされるとき、負荷抵抗２
０２と同じぐらいの抵抗値のシャント抵抗２０１が並列
にあるため、標準信号レベルを得るには他のスイッチよ
り倍の電源電流が必要であり、スイッチ２１０とスイッ
チ２２０も倍の臨界電流が必要である。しかし、入力信
号電流レベルは標準であるため、スイッチ２１０は倍の
感度がなければマ−ジンが狭くなる。この問題のため
に、このタイムド・インバータの設計は困難であり、こ
のタイムド・インバータを含む回路の歩留まりは低くな
る。

【０００８】

【発明が解決しようとする課題】本発明の目的は設計が
簡単であって回路の歩留まりを高めるタイムド・インバ
ータを提供することにある。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに、最も簡単な回路、ジョセフソン素子と抵抗の並列
回路を使用する。入力信号が“１”、すなわち、入力電
流が注入され、ジョセフソン素子は常電導状態にスイッ
チし、電流は並列に入れた抵抗に流れる。そのため、ジ
ョセフソン素子にはわずかの電流しか流れない。この電
流を他のスイッチの入力に使えば入力電流は充分に低
く、信号“０”のレベルになる。一方、入力信号が
“０”のとき、入力電流は流れず、ジョセフソン素子に
信号“１”のレベルのバイアス電流をかけておけば、
“０”の論理否定が出来る。“１”の否定演算を行うと
きに、“１”が後段の回路に伝達されないためにジョセ
フソン素子に流れる電流を検出する素子の位相を遅らせ
る。

【００１０】

【作用】ジョセフソン素子と抵抗で構成される最も簡単
な並列回路を使用するため、設計が簡単に出来、また、
他のスイッチと比較して感度の高い素子を必要としない
ためマージンが低下しない。

【００１１】

【実施例】図１は本発明の一実施例を示す。ジョセフソ
ン素子１０２と超電導インダクタンス１０１の直列回路
１１０はシャント抵抗１０３と並列に接続されている。
この並列回路は一方の端子が接地されており、他方の端
子には入力導線１０５と電源抵抗１０４が接続されてい
る。以上は前段回路の構成である。後段回路は超電導イ
ンダクタンス１０１と磁気結合された超電導スイッチ１
３０とその電源抵抗１３２と負荷抵抗１３１で構成され
る。

【００１２】超電導スイッチ１３０の入力は電源抵抗１
０４と直列回路１１０に制御電流を流して超電導インダ
クタンス１０１によって磁気的に供給される。制御電流
によってジョセフソン素子１０２が常電導状態にスイッ
チしないようにジョセフソン素子１０２の臨界電流値は
制御電流の最大値より大きく設計される。また、制御電
流によって超電導スイッチ１３０が常電導状態にスイッ
チされないように最初は超電導スイッチ１３０に電源電
流をかけない。

【００１３】この状態で入力導線１０５から前段回路に
入力信号が入力される。入力信号が“０”の場合は、標
準信号電流より充分小さい電流（例えば、クロストーク
により生じる電流パルス）しか入らないため、ジョセフ
ソン素子１０２は常に超電導状態にある。その時に超電
導スイッチ１３０に電源電流が供給されると、超電導ス
イッチ１３０はスイッチする。入力信号が“１”の場合
は、標準信号電流が入力され、ジョセフソン素子１０２
には制御電流と標準信号電流の合計電流が流れる。合計
電流によってジョセフソン素子１０２が常電導状態にス
イッチするようにジョセフソン素子１０２の臨界電流値
は合計電流の最小値より小さく設計される。ジョセフソ
ン素子１０２がスイッチし、合計電流はシャント抵抗１
０３に流れるが、シャント抵抗１０３の両端に生じる電
圧はジョセフソン素子１０２の特性電圧を超えないよう
にシャント抵抗１０３の抵抗値を設計する。この設計条
件を満たせば直列回路１１０にジョセフソン素子１０２
の漏れ電流しか流れないため、その時に超電導スイッチ
１３０は電源電流が供給されてもスイッチしない。

【００１４】図１では直列回路１１０のジョセフソン素
子１０２側が接地されているが、超電導インダクタンス
１０１側が接地されていても差し支えない。

【００１５】図５は本発明の第２の実施例を示す。超電
導スイッチには超電導量子干渉素子を使用するが、その
一例が図５に示される。ジョセフソン素子１３３，１３
４と超電導インダクタンス１３５が超電導ループ１３６
を構成する。超電導ループ１３６はジョセフソン素子１
３３とジョセフソン素子１３４の間で接地され、超電導
インダクタンス１３５の中央点で電源抵抗１３２と接続
される。超電導インダクタンス１３５は超電導インダク
タンス１０１と磁気結合しており、超電導インダクタン
ス１０１から超電導ループ１３６に磁束が挿入される
と、超電導量子干渉素子の臨界電流値が減少する。臨界
電流が電源電流より低くなると超電導量子干渉素子は常
電導状態にスイッチする。この現象を利用すれば超電導
量子干渉素子をスイッチに使用できる。

【００１６】図６は本発明の第３の実施例を示す。シャ
ント抵抗１０３は直接接地されずに他の超電導スイッチ
１２０の入力端子に接続され、超電導スイッチ１２０を
通して接地される。ジョセフソン素子１０２がスイッチ
するとシャント抵抗１０３に制御電流と入力電流が流
れ、電流レベルは充分高い。従って、この構成では否定
信号のほかにもう一本の正信号が生じ、回路設計の自由
度を増加させ、回路の性能を増加させることができる。

【００１７】図７は本発明の第４の実施例を示す。超電
導インダクタンス１０１と並列にシャント抵抗１０６が
接続される。超電導インダクタンス１０１のインダクタ
ンスが大きいことは、高速信号の伝達の妨げや、過渡時
の振動原因になる。図８はシャント抵抗１０６が無い場
合のコンピュータ・シミュレーション結果であり、過渡
時の振動で誤動作が起きる例を示す。図９はシャント抵
抗１０６が付けてある場合、図８と同じ初期条件でのコ
ンピュータ・シミュレーション結果であり、正しい動作
をする例を示す。

【００１８】

【発明の効果】本発明の超電導論理回路を用いれば、簡
単な回路設計で良いマージンの有るタイムド・インバー
タが出来る。また、タイムド・インバータから正信号の
出力も引き出せる効果がある。さらに、タイムド・イン
バータのスイッチング遅延を短くし、過渡時の振動によ
る誤動作を減少してマージンが拡大する。

【図面の簡単な説明】

【図１】本発明の第１実施例の回路図。

【図２】本発明に用いるトンネル型ジョセフソン素子の
電流電圧の特性図。

【図３】ジョセフソン素子と抵抗を用いた基本スイッチ
回路図。

【図４】タイムド・インバータの前例の回路図。

【図５】本発明の第２実施例の回路図。

【図６】本発明の第３実施例の回路図。

【図７】本発明の第４実施例の回路図。

【図８】過渡時の振動による誤動作のコンピュータ・シ
ミュレーション特性図。

【図９】本発明の第４実施例を用いた場合のコンピュー
タ・シミュレーション特性図。

【符号の説明】

１０１…超電導インダクタンス、１０２…ジョセフソン
素子、１０３…シャント抵抗、１０４，１３２…電源抵
抗、１０５…入力線、１２０，１３０…超電導スイッ
チ、１３１…負荷抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 一正 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 永石 英幸 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】一方の端子が接地されたジョセフソン素子
   と超電導インダクタンスの直列回路と、上記直列回路の
   他の端子に接続された入力導線と電源抵抗と第１のシャ
   ント抵抗で構成される前段回路と、上記超電導インダク
   タンスと磁気結合された超電導スイッチで構成される後
   段回路を有し、上記電源抵抗より制御電流が上記超電導
   インダクタンスに流され、上記入力導線より上記前段回
   路に入力信号電流が注入されない場合は、上記ジョセフ
   ソン素子が常に超電導状態にあって、制御電流が上記超
   電導インダクタンスによって上記超電導スイッチの入力
   になり、その時に上記超電導スイッチは電源電流が供給
   されるとスイッチし、また、上記入力導線より上記前段
   回路に入力信号電流が注入される場合は、上記ジョセフ
   ソン素子が常電導状態にスイッチして、制御電流と入力
   信号電流が上記第１のシャント抵抗に流れ、上記超電導
   スイッチに充分に高いレベルの入力が流れず、その時に
   上記超電導スイッチは電源電流が供給されてもスイッチ
   しないことを特徴とする超電導論理回路。
2. 【請求項２】請求項１において、上記超電導スイッチが
   超電導量子干渉素子である超電導論理回路。
3. 【請求項３】請求項１または２において、上記第１のシ
   ャント抵抗は上記直列回路に接続されていない他の端子
   が直接接地されず、他の超電導論理回路の入力端子に接
   続され、上記超電導論理回路を通して接地され、上記入
   力導線より入力信号電流が注入される場合、上記ジョセ
   フソン素子が常電導状態にスイッチし、制御電流と入力
   信号電流が上記第１のシャント抵抗に流れ、上記超電導
   論理回路の入力電流になり、上記入力導線より入力信号
   電流が注入されない場合、上記ジョセフソン素子が超電
   導状態にあり、上記第１のシャント抵抗から上記超電導
   論理回路に電流が流れない超電導論理回路。
4. 【請求項４】請求項１，２または３において、上記超電
   導インダクタンスと並列に第２のシャント抵抗が接続さ
   れ、上記入力導線より入力信号電流が注入されるとき、
   入力信号電流が第２のシャント抵抗に分流され、より速
   く上記ジョセフソン素子に流され、上記ジョセフソン素
   子が常電導状態にスイッチするとき、スイッチする直前
   に上記ジョセフソン素子に流れていた電流がより速く振
   動が少なく減少される超電導論理回路。