JPS6024013A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6024013A JPS6024013A JP58130957A JP13095783A JPS6024013A JP S6024013 A JPS6024013 A JP S6024013A JP 58130957 A JP58130957 A JP 58130957A JP 13095783 A JP13095783 A JP 13095783A JP S6024013 A JPS6024013 A JP S6024013A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- silicon
- junction
- metal
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の属する技術分野］
この発明は高集積化された微細素子、就中電極形成に適
用して好結果をもたらす素子構造の製造方法に関する。
用して好結果をもたらす素子構造の製造方法に関する。
［従来技術とその問題点コ
半導体装置、例えば集積回路装置は近年ますます高集積
化、高速化が図られているが、これを阻害する要因とし
てマスク合わせによる変換差や配線抵抗による信号の遅
延がある。これを改善する有効な手段として金属の選択
的形成技術がある。
化、高速化が図られているが、これを阻害する要因とし
てマスク合わせによる変換差や配線抵抗による信号の遅
延がある。これを改善する有効な手段として金属の選択
的形成技術がある。
しかし選択成長法による金属膜は膜厚の薄いものしか得
られず、スパッタ蒸着法などによる金属膜に比べ、抵抗
値は数倍高いものになり、実用化への障害となっている
。又浅いｐｎ接合のコンタクトホール埋込に際してＳｉ
と）・ロゲン化金属との置換反応が起るため表面８ｉが
消費され、且つＳ ｉＯｚ下に金属が成長し、浅いｐｎ
接合がシロートする等の問題があった。
られず、スパッタ蒸着法などによる金属膜に比べ、抵抗
値は数倍高いものになり、実用化への障害となっている
。又浅いｐｎ接合のコンタクトホール埋込に際してＳｉ
と）・ロゲン化金属との置換反応が起るため表面８ｉが
消費され、且つＳ ｉＯｚ下に金属が成長し、浅いｐｎ
接合がシロートする等の問題があった。
［発明の目的］
本発明は上記の事情に鑑みてなされたもので、コンタク
トホール内にＳｔを選択的に堆積させることによシ、従
来の金属の選択的形成法の問題点及び欠点を除去する素
子構造の製造法を提供するものである。
トホール内にＳｔを選択的に堆積させることによシ、従
来の金属の選択的形成法の問題点及び欠点を除去する素
子構造の製造法を提供するものである。
［発明の概要コ
本発明ではコンタクトホール内に先づアモルファスＳｉ
（或はＧｅ ）を堆積し、アニールによシコンタクトホ
ール内のみのアモルファスＳムを固相エピタキシャル成
長せしめ、周辺の８４０２上のアモルファスＳｉはアモ
ルファス状態に保ち、しかして化学的エツチングにより
この５ｉＯｚ上アモルファスＳｉヲ除去、金属ハロゲン
化物気相反応によ多金属を開孔部上に選択的に成長させ
る。
（或はＧｅ ）を堆積し、アニールによシコンタクトホ
ール内のみのアモルファスＳムを固相エピタキシャル成
長せしめ、周辺の８４０２上のアモルファスＳｉはアモ
ルファス状態に保ち、しかして化学的エツチングにより
この５ｉＯｚ上アモルファスＳｉヲ除去、金属ハロゲン
化物気相反応によ多金属を開孔部上に選択的に成長させ
る。
［発明の効果］
本発明の第一の効果は、Ｓｉとの置換反応によシ８７−
３ｉＱ２界面に泊って金属が成長しても、それは開孔内
の固相成長Ｓｔ−側壁５ｉＯｚ界面に留るため金属によ
るｐｎ接合の７日−トが発生しないことである。更に第
二の効果としては用いられる固相エピタキシャル成長温
度が低いだめ、このような付加的プロセスが新たに加え
られてもｐｎ接合の深さが更に深くなることはないとい
うことである。
３ｉＱ２界面に泊って金属が成長しても、それは開孔内
の固相成長Ｓｔ−側壁５ｉＯｚ界面に留るため金属によ
るｐｎ接合の７日−トが発生しないことである。更に第
二の効果としては用いられる固相エピタキシャル成長温
度が低いだめ、このような付加的プロセスが新たに加え
られてもｐｎ接合の深さが更に深くなることはないとい
うことである。
又更に第三の効果として開孔部が浅くなる結果、第二の
金属を該金属から取り出して８ Ａ０２上を配線する場
合、開孔部分との段差により断線することが少くなるこ
とを挙げることが出来る。
金属を該金属から取り出して８ Ａ０２上を配線する場
合、開孔部分との段差により断線することが少くなるこ
とを挙げることが出来る。
［発明の実施例］
以下本発明の一実施例を第１図〜第４図を参照しながら
説明する。
説明する。
まず、ｐ型ＳＩウエノ・１上Ｋ ５０００ＸのＳ飯０２
２を形成、これに４×４μｒｌＬ２の開孔を行ない、ウ
エノ・上から５ＱＫＶの加速エネルギーで３×１０１５
／Ｃｒ／ｌのＡｓをイオン注入し、領域３を形成する（
第１図）。
２を形成、これに４×４μｒｌＬ２の開孔を行ない、ウ
エノ・上から５ＱＫＶの加速エネルギーで３×１０１５
／Ｃｒ／ｌのＡｓをイオン注入し、領域３を形成する（
第１図）。
１／２０程度希釈した弗酸溶液で表面を洗滌、乾燥させ
てそのま＼高真空蒸着装置に入れ、Ａｓを７ＸＩＯ２０
／ｃＩ／を含有するアモｈ ｙ ７ ス８ｉ ４および
４′を３５０ＯＸ蒸着する（第２図）。或はこの表面処
理の代シに蒸着装置内でスパッタエッチを行なってから
蒸着する。蒸着後真空内で３５０℃、加分保持してから
ウェハを取シ出し、電気炉中で６００℃、２時間熱処理
した。これによｐＡｓイオン注入アモルファス層が基板
側から、更に開孔部の堆積Ｓ１もエピタキシャル成長し
、単結晶となるがこのアニールでは５ｉ０２２上の堆積
Ｓｉ ４／はアモルファスであった。硝弗酸によりこの
アモルファスＳｉを溶解する。開孔部の８１は７００１
程度の溶解に止まる。これはアモルファス８ｉと単結晶
Ｓｉとのエツチング速度の大きな差違による。次に６弗
化タングステンを２ Ｃｃ、４Ａ「を１１／分流す３５
０’Ｏの減圧ＣＶＤで開孔部にタングステン５を１５０
０に選択成長させる（第３図）。
てそのま＼高真空蒸着装置に入れ、Ａｓを７ＸＩＯ２０
／ｃＩ／を含有するアモｈ ｙ ７ ス８ｉ ４および
４′を３５０ＯＸ蒸着する（第２図）。或はこの表面処
理の代シに蒸着装置内でスパッタエッチを行なってから
蒸着する。蒸着後真空内で３５０℃、加分保持してから
ウェハを取シ出し、電気炉中で６００℃、２時間熱処理
した。これによｐＡｓイオン注入アモルファス層が基板
側から、更に開孔部の堆積Ｓ１もエピタキシャル成長し
、単結晶となるがこのアニールでは５ｉ０２２上の堆積
Ｓｉ ４／はアモルファスであった。硝弗酸によりこの
アモルファスＳｉを溶解する。開孔部の８１は７００１
程度の溶解に止まる。これはアモルファス８ｉと単結晶
Ｓｉとのエツチング速度の大きな差違による。次に６弗
化タングステンを２ Ｃｃ、４Ａ「を１１／分流す３５
０’Ｏの減圧ＣＶＤで開孔部にタングステン５を１５０
０に選択成長させる（第３図）。
この方法による接合深さは２７００Ｘであった。開孔部
にＳｉ単結晶部分が存在するので５ｉＯｚ−８ｉ界面へ
の成長タングステンはｐｎ接合に達しない。このため接
合のショートはない。このプロセスによシ接合深さの変
化はなかったが、比較のために開孔部のＳｉ堆積を８ｉ
Ｈ４の選択エピタキシャル成長で行なった。この場合、
接合深さは４０００Ｋになった。
にＳｉ単結晶部分が存在するので５ｉＯｚ−８ｉ界面へ
の成長タングステンはｐｎ接合に達しない。このため接
合のショートはない。このプロセスによシ接合深さの変
化はなかったが、比較のために開孔部のＳｉ堆積を８ｉ
Ｈ４の選択エピタキシャル成長で行なった。この場合、
接合深さは４０００Ｋになった。
最後にＡ１６を配線し、ＰＳＧ７を被覆する（第４図）
。８ｉの開孔部での固相成長によシ開孔部が浅くなって
いるためこの部分でのＭの断線は発生しない。
。８ｉの開孔部での固相成長によシ開孔部が浅くなって
いるためこの部分でのＭの断線は発生しない。
次に開孔ｉ９ｉウエノ・を前述の様に洗滌し、Ａｓを同
じ＜ １ｘ １ｏ”７ｃｒｉｔ 含有したＧｅを２５０
０Ｘ、ｌＸｌ０”／ｄ金含有たＳｔを１００ＯＸ蒸着し
、６００°Ｃでアニールした結果開孔上堆積Ｇｅおよび
Ｓｉがｌｈｒで固相成長シた。８１０２上アモルファス
Ｓ鳴Ｇｅをエツチングによシ除去してからこの上から６
弗化タングステンの気相反応によりｗを１５００Ｘ選択
成長させたつ更にＭを配線、ＰＳＧを被覆し、浅い接合
を持つ低抵抗のコンタクトホール埋込が出来る。
じ＜ １ｘ １ｏ”７ｃｒｉｔ 含有したＧｅを２５０
０Ｘ、ｌＸｌ０”／ｄ金含有たＳｔを１００ＯＸ蒸着し
、６００°Ｃでアニールした結果開孔上堆積Ｇｅおよび
Ｓｉがｌｈｒで固相成長シた。８１０２上アモルファス
Ｓ鳴Ｇｅをエツチングによシ除去してからこの上から６
弗化タングステンの気相反応によりｗを１５００Ｘ選択
成長させたつ更にＭを配線、ＰＳＧを被覆し、浅い接合
を持つ低抵抗のコンタクトホール埋込が出来る。
このように本発明によれば低温のプロセスのためｐｎ接
合は浅く、開孔内にＳｉ、Ｇｅ或はこれらの混晶がある
ため選択成長金属がｐｎ接合をショートせず、又開孔部
での段差が少くなるため第２金属による配線に際し断線
を生じない等の優れた電極を得ることが出来る。 − 金属ハロゲン化物として６弗化タングステンの例を示し
たが弗化モリブデンでも良い。又、これらの塩化物等で
も良い。堆積するシリコンとじて蒸着法を述べたが多結
晶シリコンを堆積後、イオン注入でアモルファス化して
も良い。
合は浅く、開孔内にＳｉ、Ｇｅ或はこれらの混晶がある
ため選択成長金属がｐｎ接合をショートせず、又開孔部
での段差が少くなるため第２金属による配線に際し断線
を生じない等の優れた電極を得ることが出来る。 − 金属ハロゲン化物として６弗化タングステンの例を示し
たが弗化モリブデンでも良い。又、これらの塩化物等で
も良い。堆積するシリコンとじて蒸着法を述べたが多結
晶シリコンを堆積後、イオン注入でアモルファス化して
も良い。
第１図〜第４図は本発明の一実施例を説明する為の工程
断面図である。 ｌ・・・シリコンウェハ、 ３・・・イオン注入領域、 ５・・タングステン。
断面図である。 ｌ・・・シリコンウェハ、 ３・・・イオン注入領域、 ５・・タングステン。
Claims (2)
- （１）絶縁膜領域と、シリコン領域まだはシリコンを含
む導体領域が露出して形成された半導体基板にアモルフ
ァスシリコンを堆積するか、或は露出シリコン上には多
結晶シリコン又は単結晶シリコンを、絶縁膜上には多結
晶シリコンを堆積しイオン注入により堆積シリコンをア
モルファス化する工程と、アニールによシリコン領域上
のアモルファスシリコンのみを固相エピタキシャル成長
せしめる工程と、絶縁膜上のアモルファスシリコンを除
去した後金風ノ・ロゲン化物により金属又は金属シリサ
イド膜をＳ−領域に選択的に形成する工程とを備えたこ
とを特徴とする半導体装置の製造方法。 - （２）シリコン領域に堆積する、或は堆積後イオン注入
によるアモルファス半導体の一部又は全部としてＧｅを
使用することを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130957A JPH0654768B2 (ja) | 1983-07-20 | 1983-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130957A JPH0654768B2 (ja) | 1983-07-20 | 1983-07-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024013A true JPS6024013A (ja) | 1985-02-06 |
| JPH0654768B2 JPH0654768B2 (ja) | 1994-07-20 |
Family
ID=15046584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130957A Expired - Lifetime JPH0654768B2 (ja) | 1983-07-20 | 1983-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654768B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189221A (ja) * | 1984-03-08 | 1985-09-26 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| JPS6252043A (ja) * | 1985-08-31 | 1987-03-06 | 東洋製罐株式会社 | 継目被覆溶接缶 |
| JPS62188314A (ja) * | 1986-02-14 | 1987-08-17 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63281424A (ja) * | 1987-05-13 | 1988-11-17 | Toshiba Corp | ポリサイド電極の形成方法 |
-
1983
- 1983-07-20 JP JP58130957A patent/JPH0654768B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189221A (ja) * | 1984-03-08 | 1985-09-26 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| JPS6252043A (ja) * | 1985-08-31 | 1987-03-06 | 東洋製罐株式会社 | 継目被覆溶接缶 |
| JPS62188314A (ja) * | 1986-02-14 | 1987-08-17 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63281424A (ja) * | 1987-05-13 | 1988-11-17 | Toshiba Corp | ポリサイド電極の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0654768B2 (ja) | 1994-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62123716A (ja) | 半導体装置の製造方法 | |
| JPS6024013A (ja) | 半導体装置の製造方法 | |
| JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JPH01238013A (ja) | 半導体集積回路の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| KR100251990B1 (ko) | 반도체 장치의 게이트 전극 형성방법 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPS58168260A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPH0945916A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPH0491429A (ja) | 半導体装置の製造方法 | |
| JPS60103613A (ja) | 半導体装置の製造方法 | |
| JPS59125664A (ja) | 半導体装置の製造方法 | |
| JPH09199418A (ja) | 半導体装置の製造方法 | |
| JPS604224A (ja) | 半導体装置の製造方法 | |
| JPH0290611A (ja) | 半導体装置の製造方法 | |
| JPS58197876A (ja) | 半導体装置 | |
| JPS61219173A (ja) | 半導体装置の製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH03133133A (ja) | 半導体装置の製造方法 | |
| JPH05121346A (ja) | 半導体装置の製造方法 |