JPH0666311B2 - 分離型半導体構成体の製造方法 - Google Patents
分離型半導体構成体の製造方法Info
- Publication number
- JPH0666311B2 JPH0666311B2 JP57039617A JP3961782A JPH0666311B2 JP H0666311 B2 JPH0666311 B2 JP H0666311B2 JP 57039617 A JP57039617 A JP 57039617A JP 3961782 A JP3961782 A JP 3961782A JP H0666311 B2 JPH0666311 B2 JP H0666311B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- semiconductor structure
- island
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/134—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being in grooves in the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 本発明はガラス分離技術を使用して製造された集積回路
に関するものであって、更に詳細には、分離溝内に形成
されたガラスの表面が実質的に平坦であるような技術を
使用して製造された集積回路に関するものである。
に関するものであって、更に詳細には、分離溝内に形成
されたガラスの表面が実質的に平坦であるような技術を
使用して製造された集積回路に関するものである。
半導体物質から構成されその中に活性デパイスが形成さ
れる島状部を分離する為に酸化物を使用することは公知
である。例えば、ベルツァ（Peltzer）の米国特許第3,6
48,125号は、高集積度高速集積回路の製造に置いて現在
一般的に使用されている基本的な酸化物分離技術を開示
している。上掲の米国特許第3,648,125号に開示された
酸化物分離構成に於いては２つの問題が存在している。
即ち、１）成長される酸化物がデバイスの活性領域内に
侵入すること、２）分離用酸化物の表面に凹凸がある為
に活性デバイス間の相互接続が一層困難であること言う
こと、である。従って、溝がエピタキシャルシリコン内
に形成されその結果露出されるシリコンが酸化されると
いうスタンダードな酸化物分離技術に於いては、活性デ
バイスが形成される半導体物質と酸化物分離領域との間
の交点において“バードビーク（取の嘴形状部）”が形
成されるということが知られている。従来技術によって
製造された多くの酸化物分離半導体装置に於いては、こ
のバードビークの問題は解決不可能な問題であり、活性
デバイスが一層小型化されると共に、このバードビーク
の問題は歩留を向上させる点で一層大きな障害となって
いた。
れる島状部を分離する為に酸化物を使用することは公知
である。例えば、ベルツァ（Peltzer）の米国特許第3,6
48,125号は、高集積度高速集積回路の製造に置いて現在
一般的に使用されている基本的な酸化物分離技術を開示
している。上掲の米国特許第3,648,125号に開示された
酸化物分離構成に於いては２つの問題が存在している。
即ち、１）成長される酸化物がデバイスの活性領域内に
侵入すること、２）分離用酸化物の表面に凹凸がある為
に活性デバイス間の相互接続が一層困難であること言う
こと、である。従って、溝がエピタキシャルシリコン内
に形成されその結果露出されるシリコンが酸化されると
いうスタンダードな酸化物分離技術に於いては、活性デ
バイスが形成される半導体物質と酸化物分離領域との間
の交点において“バードビーク（取の嘴形状部）”が形
成されるということが知られている。従来技術によって
製造された多くの酸化物分離半導体装置に於いては、こ
のバードビークの問題は解決不可能な問題であり、活性
デバイスが一層小型化されると共に、このバードビーク
の問題は歩留を向上させる点で一層大きな障害となって
いた。
本発明は以上の点に鑑みなされたものであって、半導体
物質からなりその中に活性デバイスが形成される島状部
を分離する為の改良された集積回路構成体及び製造方法
を提供することを目的とする。
物質からなりその中に活性デバイスが形成される島状部
を分離する為の改良された集積回路構成体及び製造方法
を提供することを目的とする。
本発明の１特徴によれば、分離型半導体構成体を製造す
る方法を提供するものであって、半導体物質で後に形成
されるべき島状部内に活性デバイス又は選定コンポーネ
ントを形成し、半導体物質からなりその中に活性デバイ
ス又は選定コンポーネントが形成されない環状領域によ
って各島状部を隣接する島状部から分離しており且つ前
記活性デバイス又は選定コンポーネントは前記後に形成
されるべき島状部内に選定ドーパントを導入することに
よって前記島状部内し選択的にドープ領域を形成するこ
とによって形成されており、前記半導体物質の表面に溝
をエッチング形成して活性デバイスが形成されなかった
各環状領域の１部を除去しその際に各々が活性デバイス
又は選定コンポーネントを有し半導体物質からなる複数
個の島状部を形成し、前記溝によって露出された半導体
物質を酸化して前記溝の表面上に選定厚さを有する酸化
物層を形成し、前記デバイスの上表面上に選定ガラスを
付着し、尚前記ガラスは前記半導体物質からなる島状部
内に前記ドーパントが実質的に再分布する温度よりも低
い温度で溶融流動する性質を有しており、本構成体を加
熱して前記ガラスを流動させ前記デパイスの上表面上に
実質的に平坦な表面を形成することを特徴とするもので
ある。
る方法を提供するものであって、半導体物質で後に形成
されるべき島状部内に活性デバイス又は選定コンポーネ
ントを形成し、半導体物質からなりその中に活性デバイ
ス又は選定コンポーネントが形成されない環状領域によ
って各島状部を隣接する島状部から分離しており且つ前
記活性デバイス又は選定コンポーネントは前記後に形成
されるべき島状部内に選定ドーパントを導入することに
よって前記島状部内し選択的にドープ領域を形成するこ
とによって形成されており、前記半導体物質の表面に溝
をエッチング形成して活性デバイスが形成されなかった
各環状領域の１部を除去しその際に各々が活性デバイス
又は選定コンポーネントを有し半導体物質からなる複数
個の島状部を形成し、前記溝によって露出された半導体
物質を酸化して前記溝の表面上に選定厚さを有する酸化
物層を形成し、前記デバイスの上表面上に選定ガラスを
付着し、尚前記ガラスは前記半導体物質からなる島状部
内に前記ドーパントが実質的に再分布する温度よりも低
い温度で溶融流動する性質を有しており、本構成体を加
熱して前記ガラスを流動させ前記デパイスの上表面上に
実質的に平坦な表面を形成することを特徴とするもので
ある。
本発明の別の特徴によれば、集積回路構成体を提供する
ものであって、前記集積回路構成体が半導体物質からな
る複数個の島状部を有しており、各島状部はその周りに
環状形状に形成された溝によって半導体物質からなる隣
接島状部から分離されており且つ各島状部はその領域内
に選定ドーパントを導入することによって後に形成され
る回路の活性デバイス又は選定コンポーネントを有して
おり、前記半導体物質の表面に於いて各島状部の周りに
環状形状に形成され各島状部の横方向寸法を画定する溝
を有しており、前記溝及び半導体物質からなる前記島状
部の表面上に形成された酸化物を有しており、前記溝内
及び前記デバイスの上表面上に形成された前記酸化物上
に付着された選定ガラスを有しており、前記ガラスが前
記半導体物質からなる島状部内のドーパントが実質的に
再分布する温度よりも低い温度で溶融流動する性質を有
しており且つ前記選定ガラスが実質的に平坦な上表面を
有し従って前記構成体に実質的に平坦な上表面を与える
ことを特徴とするものである。
ものであって、前記集積回路構成体が半導体物質からな
る複数個の島状部を有しており、各島状部はその周りに
環状形状に形成された溝によって半導体物質からなる隣
接島状部から分離されており且つ各島状部はその領域内
に選定ドーパントを導入することによって後に形成され
る回路の活性デバイス又は選定コンポーネントを有して
おり、前記半導体物質の表面に於いて各島状部の周りに
環状形状に形成され各島状部の横方向寸法を画定する溝
を有しており、前記溝及び半導体物質からなる前記島状
部の表面上に形成された酸化物を有しており、前記溝内
及び前記デバイスの上表面上に形成された前記酸化物上
に付着された選定ガラスを有しており、前記ガラスが前
記半導体物質からなる島状部内のドーパントが実質的に
再分布する温度よりも低い温度で溶融流動する性質を有
しており且つ前記選定ガラスが実質的に平坦な上表面を
有し従って前記構成体に実質的に平坦な上表面を与える
ことを特徴とするものである。
以下添付の図面を参考に本発明の具体的実施の態様につ
いて詳細に説明する。第1a図に示した如く、半導体ウエ
ハ10は半導体基板11（図には説明の為に１部のみ示して
ある）を有しており、このウエハの上表面上には酸化物
12が形成されている。酸化物層12を形成する前に、ウエ
ハ10をスタンダードなプロセス技術を施して、半導体物
質11内に活性デバイスを形成してある。これらの活性デ
バイスとしては、例えば、この様な構成体がバイポーラ
装置である場合にはバイポーラトランジスタのエミッタ
領域，コレクタ領域，ベース領域等を有しており、一方
本構成体がMOS装置である場合には、ソース領域，ドレ
イン領域，チャンネル領域等を表わすものである。本発
明は、原理的に、MOS処理技術及びバイポーラ処理技術
のどちらにも等しく適応可能なものであって、従って本
明細書の記載はMOS技術及びバイポーラ技術のどちらか
一方にのみ限定されるべきものではない。
いて詳細に説明する。第1a図に示した如く、半導体ウエ
ハ10は半導体基板11（図には説明の為に１部のみ示して
ある）を有しており、このウエハの上表面上には酸化物
12が形成されている。酸化物層12を形成する前に、ウエ
ハ10をスタンダードなプロセス技術を施して、半導体物
質11内に活性デバイスを形成してある。これらの活性デ
バイスとしては、例えば、この様な構成体がバイポーラ
装置である場合にはバイポーラトランジスタのエミッタ
領域，コレクタ領域，ベース領域等を有しており、一方
本構成体がMOS装置である場合には、ソース領域，ドレ
イン領域，チャンネル領域等を表わすものである。本発
明は、原理的に、MOS処理技術及びバイポーラ処理技術
のどちらにも等しく適応可能なものであって、従って本
明細書の記載はMOS技術及びバイポーラ技術のどちらか
一方にのみ限定されるべきものではない。
基板11の表面に於いて、半導体物質で後に形成される島
状部の間の領域11−１乃至11−６を除いて後に半導体物
質から構成される島状部16−１内16−５内に活性デバイ
スが形成される。第1a図に示した如く、領域11−１乃至
11−６内には活性デバイスは形成されない。島状部16−
２の様な島状部の中には活性デバイスが形成されてお
り、該島状部は第1a図の断面図に示した如く領域11−１
乃至11−６の様な領域によってその全ての側面を取り囲
まれており、従って半導体物質から後に形成される島状
部16であって隣接する島状部から横方向に於いて分離さ
れている。図示例に於いては島状部16−１乃至16−５の
５個の島状部のみが示してあるが、この様な島状部は所
要の装置に於いて適数個設けることが可能なものであ
り、その数は図示例のものに限定されるべきものではな
い。
状部の間の領域11−１乃至11−６を除いて後に半導体物
質から構成される島状部16−１内16−５内に活性デバイ
スが形成される。第1a図に示した如く、領域11−１乃至
11−６内には活性デバイスは形成されない。島状部16−
２の様な島状部の中には活性デバイスが形成されてお
り、該島状部は第1a図の断面図に示した如く領域11−１
乃至11−６の様な領域によってその全ての側面を取り囲
まれており、従って半導体物質から後に形成される島状
部16であって隣接する島状部から横方向に於いて分離さ
れている。図示例に於いては島状部16−１乃至16−５の
５個の島状部のみが示してあるが、この様な島状部は所
要の装置に於いて適数個設けることが可能なものであ
り、その数は図示例のものに限定されるべきものではな
い。
半導体物質から後に形成されるべき島状部16内に活性デ
バイスを形成した後にスタンダードなシリコンエッチン
グ技術を使用してこれら島状部の間に溝をエッチング形
成する。半導体技術に於いて公知の酸性エッチング液又
はプアマエッチング等を使用して、これらの溝は、通
常、約１乃至２μｍの深さに形成される。シリコンをウ
エットエッチングする場合には、半導体技術に於いて公
知の窒化膜を使用する。半導体物質で後に形成されるべ
き島状部16を酸化物12,窒化膜（不図示）及びホトレジ
ストで被覆しこれら島状部の領域をエッチングから保護
する。
バイスを形成した後にスタンダードなシリコンエッチン
グ技術を使用してこれら島状部の間に溝をエッチング形
成する。半導体技術に於いて公知の酸性エッチング液又
はプアマエッチング等を使用して、これらの溝は、通
常、約１乃至２μｍの深さに形成される。シリコンをウ
エットエッチングする場合には、半導体技術に於いて公
知の窒化膜を使用する。半導体物質で後に形成されるべ
き島状部16を酸化物12,窒化膜（不図示）及びホトレジ
ストで被覆しこれら島状部の領域をエッチングから保護
する。
溝13−１乃至13−６を形成した後に本構成体を公知の方
法で熱酸化させて、溝の表面上に約1,000乃至2,000Åの
厚さを有する熱酸化膜14を形成する。所望により、この
場合の酸化膜の厚さを前記の範囲以外のものとすること
も可能である。その結果得られる構造を第1c図に示して
ある。
法で熱酸化させて、溝の表面上に約1,000乃至2,000Åの
厚さを有する熱酸化膜14を形成する。所望により、この
場合の酸化膜の厚さを前記の範囲以外のものとすること
も可能である。その結果得られる構造を第1c図に示して
ある。
ウエハ10の上に熱酸化膜14を形成した後に本発明に基づ
く二元ガラス15を本構成体の上表面上に付着させて、溝
13−１乃至13−６に充填させると共に、島状部16−１乃
至16−５の上に付加的なガラス層15aを形成させる。そ
の結果得られる構成を第1d図に示してある。本発明によ
れば、二元ガラスはゲルマニウム酸化物とシリコン酸化
物との混合物で構成されており、典型的には酸素雰囲気
中に於いてシラン−ゲルマン源から350℃乃至500℃の温
度に於いてCVDを使用して共付着させた二元GeO2−SiO2
を有するものである。このガラスを選定厚さに形成する
が、典型的には、約１乃至３μｍの厚さに形成する。
く二元ガラス15を本構成体の上表面上に付着させて、溝
13−１乃至13−６に充填させると共に、島状部16−１乃
至16−５の上に付加的なガラス層15aを形成させる。そ
の結果得られる構成を第1d図に示してある。本発明によ
れば、二元ガラスはゲルマニウム酸化物とシリコン酸化
物との混合物で構成されており、典型的には酸素雰囲気
中に於いてシラン−ゲルマン源から350℃乃至500℃の温
度に於いてCVDを使用して共付着させた二元GeO2−SiO2
を有するものである。このガラスを選定厚さに形成する
が、典型的には、約１乃至３μｍの厚さに形成する。
ガラス15を付着させた後に本構成体を650℃乃至1,000℃
の温度範囲に加熱する。すると、ガラスが溶融し溝13−
１乃至13−６内に流動して、第1e図に示した様な構成が
得られる。即ち、ガラス15が溝13−１乃至13−６を充填
し実質的に平坦な上表面15aを提供する。この場合のガ
ラスは950℃の温度よりも低い温度で溶融するので、島
状部16−１乃至16−５内に存在するドーパントはこの加
熱及びガラス流動工程に於いて実質的に影響されること
はなく、しかもガラスが前記温度より低い温度で溶融さ
れ流動される場合にデバイスの電気的特性は不変のまま
である。実際上、本構成体を10分間よりも短い時間に対
しては1,000℃に加熱することも可能である。何故なら
ば、これらのドーパントが1,000℃に於いて移動を開始
するのは約10分を経過した後に於いてであるからであ
る。
の温度範囲に加熱する。すると、ガラスが溶融し溝13−
１乃至13−６内に流動して、第1e図に示した様な構成が
得られる。即ち、ガラス15が溝13−１乃至13−６を充填
し実質的に平坦な上表面15aを提供する。この場合のガ
ラスは950℃の温度よりも低い温度で溶融するので、島
状部16−１乃至16−５内に存在するドーパントはこの加
熱及びガラス流動工程に於いて実質的に影響されること
はなく、しかもガラスが前記温度より低い温度で溶融さ
れ流動される場合にデバイスの電気的特性は不変のまま
である。実際上、本構成体を10分間よりも短い時間に対
しては1,000℃に加熱することも可能である。何故なら
ば、これらのドーパントが1,000℃に於いて移動を開始
するのは約10分を経過した後に於いてであるからであ
る。
第２図は第1e図の断面図に示した構成体の１部を示した
ものであってリフローさせたガラスで充填した溝11−4,
11−5,11−６の上に相互接続部17a,17b,17cを形成した
状態を示したものである。相互接続部17bは、酸化物層1
2,14を貫通して設けられた貫通導体18bを介して島状部1
6−４内に形成された活性領域に接触しており、この活
性領域を酸化物層12,14を貫通して設けられた貫通導体1
8cを介して島状部16−５内に形成された活性領域に接続
させている。相互接続部17cは、酸化物層12,14を貫通し
て設けられた貫通導体18dを介して島状部16−５内に形
成されている活性領域を別の活性領域又はコンタクトパ
ッドに接続させている。相互接続部17aは、島状部16−
４内に形成された活性領域を貫通導体18aを介して別の
島状部内に形成された別の活性領域又はコンタクトパッ
ドに接続させている。
ものであってリフローさせたガラスで充填した溝11−4,
11−5,11−６の上に相互接続部17a,17b,17cを形成した
状態を示したものである。相互接続部17bは、酸化物層1
2,14を貫通して設けられた貫通導体18bを介して島状部1
6−４内に形成された活性領域に接触しており、この活
性領域を酸化物層12,14を貫通して設けられた貫通導体1
8cを介して島状部16−５内に形成された活性領域に接続
させている。相互接続部17cは、酸化物層12,14を貫通し
て設けられた貫通導体18dを介して島状部16−５内に形
成されている活性領域を別の活性領域又はコンタクトパ
ッドに接続させている。相互接続部17aは、島状部16−
４内に形成された活性領域を貫通導体18aを介して別の
島状部内に形成された別の活性領域又はコンタクトパッ
ドに接続させている。
本発明の１実施例に於いては、ウエハ10がスタンダード
な方法で処理されて選定領域16−１乃至16−５（第1a
図）内に活性デバイスを形成したシリコン物質からなる
基板11を有している。ウエハ10の上表面上にスタンダー
ドな公知の方法によって酸化物層12を形成する。スタン
ダードな公知に方法によって酸化物層12の上に窒化シリ
コン層（不図示）を形成し、この窒化シリコン層をマス
クとして使用した活性領域が形成されているシリコン物
質の領域16−１乃至16−５を保護する。スタンダードな
シリコンエッチング液、例えば弗化水素酸，酢酸，硝酸
の混合物、を使用して溝をエッチング形成し、次いで各
溝が形成されたシリコンを公知の酸化技術を使用して酸
化させて酸化物層14を形成する。この様な酸化物層14
は、通常、900℃の温度で形成するものであり、この様
な温度は拡散を発生させるのには低すぎる温度であるの
で、島状部16−１乃至16−５内に形成された活性デバイ
スの電気的特性に実質的な変化を与えるものではない。
次いで、上述した如く、本装置の上表面上に本発明の二
元ガラスを形成し、約950℃の温度に加熱して前記二元
ガラスを溶融流動させて実質的に平坦な上表面を形成す
る。酸化物層12及び14とガラス15を貫通させてホトレジ
ストマスク技術及び選定エッチング液（例えば、緩衝弗
化水素酸）を使用するスタンダードな公知の技術を使用
して貫通導体18a乃至18bを設け、次いでアルミニウムの
ような選定導電性物質を用いて本装置の上表面上に公知
の方法によって相互接続リード線を形成する。
な方法で処理されて選定領域16−１乃至16−５（第1a
図）内に活性デバイスを形成したシリコン物質からなる
基板11を有している。ウエハ10の上表面上にスタンダー
ドな公知の方法によって酸化物層12を形成する。スタン
ダードな公知に方法によって酸化物層12の上に窒化シリ
コン層（不図示）を形成し、この窒化シリコン層をマス
クとして使用した活性領域が形成されているシリコン物
質の領域16−１乃至16−５を保護する。スタンダードな
シリコンエッチング液、例えば弗化水素酸，酢酸，硝酸
の混合物、を使用して溝をエッチング形成し、次いで各
溝が形成されたシリコンを公知の酸化技術を使用して酸
化させて酸化物層14を形成する。この様な酸化物層14
は、通常、900℃の温度で形成するものであり、この様
な温度は拡散を発生させるのには低すぎる温度であるの
で、島状部16−１乃至16−５内に形成された活性デバイ
スの電気的特性に実質的な変化を与えるものではない。
次いで、上述した如く、本装置の上表面上に本発明の二
元ガラスを形成し、約950℃の温度に加熱して前記二元
ガラスを溶融流動させて実質的に平坦な上表面を形成す
る。酸化物層12及び14とガラス15を貫通させてホトレジ
ストマスク技術及び選定エッチング液（例えば、緩衝弗
化水素酸）を使用するスタンダードな公知の技術を使用
して貫通導体18a乃至18bを設け、次いでアルミニウムの
ような選定導電性物質を用いて本装置の上表面上に公知
の方法によって相互接続リード線を形成する。
以上本発明の具体的構成につき詳細に説明したが、本発
明はこれら具体例に限定されるべきものではなく、本発
明の技術的範囲を逸脱することなしに種々の変形が可能
であることは勿論である。
明はこれら具体例に限定されるべきものではなく、本発
明の技術的範囲を逸脱することなしに種々の変形が可能
であることは勿論である。
第1a図乃至第1e図は本発明の製造方法の各段階を示した
半導体ウエハの各断面図、第２図は本発明に基づいて製
造された上部に相互接続部を有する集積回路構成体を示
した断面図、である。 （符号の説明） 10:ウエハ 11:半導体物質 13-1乃至13-6:分離溝 16-1乃至16-5:島状部 14:酸化物層 15:二元ガラス層 17:相互接続部 18:貫通導体
半導体ウエハの各断面図、第２図は本発明に基づいて製
造された上部に相互接続部を有する集積回路構成体を示
した断面図、である。 （符号の説明） 10:ウエハ 11:半導体物質 13-1乃至13-6:分離溝 16-1乃至16-5:島状部 14:酸化物層 15:二元ガラス層 17:相互接続部 18:貫通導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヨン・エム・ピエ−ス アメリカ合衆国カリフオルニア94306パ ロ・アルト・ミドルフイ−ルド・ロ−ド 3332 (56)参考文献 特開 昭49−115668（ＪＰ，Ａ) 特開 昭53−48475（ＪＰ，Ａ) 特開 昭54−32277（ＪＰ，Ａ)
Claims (3)
- 【請求項１】半導体基板の複数個の所定の区域内に選択
的にドーパントをドープして活性デバイスを形成し、前
記各所定の区域の周囲に溝をエッチング形成して前記各
所定の区域を島状部とさせ、前記１半導体基板を酸化し
て前記各島状部及び各溝の表面上に酸化物層を形成し、
前記酸化物層上にガラス層を付着形成させ、前記半導体
基板を加熱して前記ガラス層を流動させてその上表面を
実質的に平坦とさせる、上記各ステップを有する分離型
半導体構成体の製造方法において、前記ガラス層を付着
形成するステップが酸素雰囲気中においてシラン−ゲル
マン源から所定の温度範囲においてCVDによりGeO2とSiO
2とからなる二元ガラスを共付着させるものであり、且
つ前記半導体基板を加熱するステップが前記活性デバイ
ス内のドーパントの拡散を実質的に防止するのに十分に
低い温度において前記ガラス層を流動させることを特徴
とする分離型半導体構成体の製造方法。 - 【請求項２】特許請求の範囲第１項において、前記所定
の温度範囲が350℃〜500℃であることを特徴とする分離
型半導体構成体の製造方法。 - 【請求項３】特許請求の範囲第１項又は第２項におい
て、前記平坦化ステップにおける加熱が650℃〜1,000℃
であることを特徴とする分離型半導体構成体の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24398781A | 1981-03-16 | 1981-03-16 | |
| US243987 | 1981-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162348A JPS57162348A (en) | 1982-10-06 |
| JPH0666311B2 true JPH0666311B2 (ja) | 1994-08-24 |
Family
ID=22920937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57039617A Expired - Lifetime JPH0666311B2 (ja) | 1981-03-16 | 1982-03-15 | 分離型半導体構成体の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0060205B1 (ja) |
| JP (1) | JPH0666311B2 (ja) |
| CA (1) | CA1196428A (ja) |
| DE (1) | DE3273863D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4206764A1 (en) | 2021-12-28 | 2023-07-05 | Sterlite Technologies Limited | Multi-core fiber and manufacturing method thereof and multi-core fiber marker |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4492717A (en) * | 1981-07-27 | 1985-01-08 | International Business Machines Corporation | Method for forming a planarized integrated circuit |
| US4544576A (en) * | 1981-07-27 | 1985-10-01 | International Business Machines Corporation | Deep dielectric isolation by fused glass |
| US4506435A (en) * | 1981-07-27 | 1985-03-26 | International Business Machines Corporation | Method for forming recessed isolated regions |
| US4431900A (en) * | 1982-01-15 | 1984-02-14 | Fairchild Camera & Instrument Corporation | Laser induced flow Ge-O based materials |
| US4539744A (en) * | 1984-02-03 | 1985-09-10 | Fairchild Camera & Instrument Corporation | Semiconductor planarization process and structures made thereby |
| JPH0654775B2 (ja) * | 1984-08-31 | 1994-07-20 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| CN116002610A (zh) * | 2022-12-12 | 2023-04-25 | 赛莱克斯微系统科技（北京）有限公司 | 半导体器件和晶圆表面沉积层的处理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1461943A (en) * | 1973-02-21 | 1977-01-19 | Raytheon Co | Semi-conductor devices |
| JPS6032974B2 (ja) * | 1977-03-16 | 1985-07-31 | 株式会社日立製作所 | 半導体装置の製造方法 |
-
1982
- 1982-03-12 EP EP82400448A patent/EP0060205B1/en not_active Expired
- 1982-03-12 DE DE8282400448T patent/DE3273863D1/de not_active Expired
- 1982-03-15 JP JP57039617A patent/JPH0666311B2/ja not_active Expired - Lifetime
- 1982-03-15 CA CA000398377A patent/CA1196428A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4206764A1 (en) | 2021-12-28 | 2023-07-05 | Sterlite Technologies Limited | Multi-core fiber and manufacturing method thereof and multi-core fiber marker |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0060205A2 (en) | 1982-09-15 |
| CA1196428A (en) | 1985-11-05 |
| DE3273863D1 (en) | 1986-11-20 |
| JPS57162348A (en) | 1982-10-06 |
| EP0060205B1 (en) | 1986-10-15 |
| EP0060205A3 (en) | 1983-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5084402A (en) | Method of fabricating a semiconductor substrate, and semiconductor device, having thick oxide films and groove isolation | |
| JPH0666311B2 (ja) | 分離型半導体構成体の製造方法 | |
| JPH0145224B2 (ja) | ||
| JP3176758B2 (ja) | 半導体装置の製造方法 | |
| US4630343A (en) | Product for making isolated semiconductor structure | |
| EP0076147B1 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JPH0198261A (ja) | 選択的に成長したエピタキシャル層の横方向範囲を制御した側壁コンタクトバイポーラトランジスタ | |
| JPS6246543A (ja) | 半導体装置の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH0128507B2 (ja) | ||
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| EP0332658B1 (en) | Enhanced density modified isoplanar process | |
| JPS594073A (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0410746B2 (ja) | ||
| JPS6088468A (ja) | 半導体集積装置の製造方法 | |
| JPS644351B2 (ja) | ||
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS60753A (ja) | 半導体装置の製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JPH0669066B2 (ja) | 半導体装置の製造方法 |