JPS6024623B2 - フアクシミリ回線制御装置 - Google Patents
フアクシミリ回線制御装置Info
- Publication number
- JPS6024623B2 JPS6024623B2 JP53154037A JP15403778A JPS6024623B2 JP S6024623 B2 JPS6024623 B2 JP S6024623B2 JP 53154037 A JP53154037 A JP 53154037A JP 15403778 A JP15403778 A JP 15403778A JP S6024623 B2 JPS6024623 B2 JP S6024623B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- line
- line corresponding
- counter
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Facsimiles In General (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は複数の回線対応部に含まれる1対のメモリの書
き込みアドレスおよび読み出しアドレスを与えるカウン
タの削減を図ったファクシミリ回線制御装置に関するも
のである。
き込みアドレスおよび読み出しアドレスを与えるカウン
タの削減を図ったファクシミリ回線制御装置に関するも
のである。
最近のファクシミリ回線はたとえぱ、市外局間を高速の
ファクシミリ専用線を用いて接続する第1図に示す構成
を用いることにより、料金の低減を図る計画が進められ
ている。
ファクシミリ専用線を用いて接続する第1図に示す構成
を用いることにより、料金の低減を図る計画が進められ
ている。
第1図において、1はファクシミリ、3,13は市外局
交予奥勝、4,〜4Mま送信側の回線対応部であり、各
回線毎に僕尊貧するべき情報が存在するか否かを監視し
、後述のバッファメモリ6から指示あるとき、情報が存
在すれば出力するものである。5は共通の符号器であり
、選択された回線対応部4iから供総合される画像信号
を符号化し、圧縮するものである。
交予奥勝、4,〜4Mま送信側の回線対応部であり、各
回線毎に僕尊貧するべき情報が存在するか否かを監視し
、後述のバッファメモリ6から指示あるとき、情報が存
在すれば出力するものである。5は共通の符号器であり
、選択された回線対応部4iから供総合される画像信号
を符号化し、圧縮するものである。
バッファメモリ(BM)6は回線対応部4,〜4nの各
々に接続された図示されない線路を介し、各回線対応部
4iに送信するべき画像信号が存在するか否か険策し、
画像信号が存在する回線対応部の画像信号のーライン毎
に順次走査して、各回線対応部の画像信号を符号器5に
導入するものである。また、このバッファメモリ(BM
)6は符号器5により符号化された画像情報を回線対応
部毎に蓄積し、数ライン分蓄積された時点で当該回線対
応部の識別情報を付加して画像情報を受信側に送出する
機能を有する。受信側のバッファメモリ16は受信した
識別情報から、回線対応部14,〜14nの内受信され
るべき回線対応部、たとえば回線対応部14,を復号器
を介して指定するとともに、続いて受信される画像情報
を復号器15に導入する機能を有する。
々に接続された図示されない線路を介し、各回線対応部
4iに送信するべき画像信号が存在するか否か険策し、
画像信号が存在する回線対応部の画像信号のーライン毎
に順次走査して、各回線対応部の画像信号を符号器5に
導入するものである。また、このバッファメモリ(BM
)6は符号器5により符号化された画像情報を回線対応
部毎に蓄積し、数ライン分蓄積された時点で当該回線対
応部の識別情報を付加して画像情報を受信側に送出する
機能を有する。受信側のバッファメモリ16は受信した
識別情報から、回線対応部14,〜14nの内受信され
るべき回線対応部、たとえば回線対応部14,を復号器
を介して指定するとともに、続いて受信される画像情報
を復号器15に導入する機能を有する。
復号器15はこの識別情報に基づき回線対応部14,〜
14nに接続された一対の線路の一方を高レベルにし、
他方に画像情報を復号化した信号を供給する。また、こ
の際復号化された信号に同期してクロックを送出する機
能を具える。以上の機能を有するシステムにおいて、送
信側すなわち、送信側ファクシミリ(FAX−S)1は
電話回線の切替スイッチ2を通し、市外局交縦機3に入
り交換が行なわれ、ファクシミリ用の複数の回線対応部
4,〜4nの1つが選択され符号器5で符号圧縮された
後、バッファメモリ(BM)6に蓄積し、これを高速伝
送路10を介して受信側のバッファメモリ(BM)16
に蓄積し、送信側と逆に復号器15で復号した後、所定
の回線対応部亀4・〜14nの1つを通して受信側の市
外局交換機1 3に入り相手のファクシミリ(FAX−
R)1に画信号として供給される。なお、このファクシ
ミリ(FAX−R)1は回線対応部14,〜14nの内
の一つに対応するものであり、図示は省略したが他にn
−1台のファクシミリが存在する。第2図はこの場合の
送信側の回線対応部4,〜4nにつき公知例の構成を示
すものである。
14nに接続された一対の線路の一方を高レベルにし、
他方に画像情報を復号化した信号を供給する。また、こ
の際復号化された信号に同期してクロックを送出する機
能を具える。以上の機能を有するシステムにおいて、送
信側すなわち、送信側ファクシミリ(FAX−S)1は
電話回線の切替スイッチ2を通し、市外局交縦機3に入
り交換が行なわれ、ファクシミリ用の複数の回線対応部
4,〜4nの1つが選択され符号器5で符号圧縮された
後、バッファメモリ(BM)6に蓄積し、これを高速伝
送路10を介して受信側のバッファメモリ(BM)16
に蓄積し、送信側と逆に復号器15で復号した後、所定
の回線対応部亀4・〜14nの1つを通して受信側の市
外局交換機1 3に入り相手のファクシミリ(FAX−
R)1に画信号として供給される。なお、このファクシ
ミリ(FAX−R)1は回線対応部14,〜14nの内
の一つに対応するものであり、図示は省略したが他にn
−1台のファクシミリが存在する。第2図はこの場合の
送信側の回線対応部4,〜4nにつき公知例の構成を示
すものである。
これらは同一構成であるから添字を除いて説明する。同
図の鎖線で囲んだ回線対応部14内に1対のメモリ(M
O)21と(MI)23を設け、BM16より復号器1
5で圧縮された画信号情報を復号し回線指定制御される
AND回路25を通して入力側スイッチSI、出力側ス
イッチS2の切替えにより、画信号がスイッチSIを介
して一方のメモリに供給され、他方のメモリの内容はス
イッチS2を介しファクシミリ端末へ送られる。一方こ
のメモリ(MO)21,(MI)23に書き込みアドレ
スを与えるカウンタ22,24はサンプリングクロック
をスイッチS3,S4で切替え、復号化された画信号情
報がAND回路25とスイッチSIを通し一方のメモリ
に供給された時は対応するカウン夕により書き込みアド
レスが与えられ、他方のメモリには対応するカウンタに
により読み出しクロックが与えられる。図のスイッチS
I〜S4の位置では復号器15からAND回路26とス
イッチS4を通しクロックをカウンタ24に送り、メモ
リ(MI)23に書き込みアドレスを与え、復号器15
からAND回路25とスイッチSIを介してメモリ(M
I)23に供給される画信号を蓄積される。一方クロッ
クがスイッチS3を通しカウンタ22に送られ、メモリ
(MO)21に読み出しアドレスを与えてその内容が読
み出され、スイッチS2を経てファクシミリ端末に送ら
れる。この場合、AND回路25,26に対しては復号
器15により回線指定制御が行なわれる。ここではスイ
ッチSI〜S4を通常のスイッチ形式で示したがこれら
は論理ゲートにより構成できることは言うまでもない。
そしてこれらの構成夕は集積回路としてプリント板に実
装されるが、その小形化簡略化が問題となっている。と
くにカウンタ22,24は多数のゲート回路より成り占
積率において大きな比重を占めているから、これを削減
できれば複数の回線対応部に亘り適用される0から小形
化と低価格化により得られる利益は大きい。本発明の目
的は複数の回線対応部に含まれる1対のメモリの書き込
みアドレスおよび読み出しアドレスを与えるカウンタの
削減を図った画信号処タ理装置を提供することである。
図の鎖線で囲んだ回線対応部14内に1対のメモリ(M
O)21と(MI)23を設け、BM16より復号器1
5で圧縮された画信号情報を復号し回線指定制御される
AND回路25を通して入力側スイッチSI、出力側ス
イッチS2の切替えにより、画信号がスイッチSIを介
して一方のメモリに供給され、他方のメモリの内容はス
イッチS2を介しファクシミリ端末へ送られる。一方こ
のメモリ(MO)21,(MI)23に書き込みアドレ
スを与えるカウンタ22,24はサンプリングクロック
をスイッチS3,S4で切替え、復号化された画信号情
報がAND回路25とスイッチSIを通し一方のメモリ
に供給された時は対応するカウン夕により書き込みアド
レスが与えられ、他方のメモリには対応するカウンタに
により読み出しクロックが与えられる。図のスイッチS
I〜S4の位置では復号器15からAND回路26とス
イッチS4を通しクロックをカウンタ24に送り、メモ
リ(MI)23に書き込みアドレスを与え、復号器15
からAND回路25とスイッチSIを介してメモリ(M
I)23に供給される画信号を蓄積される。一方クロッ
クがスイッチS3を通しカウンタ22に送られ、メモリ
(MO)21に読み出しアドレスを与えてその内容が読
み出され、スイッチS2を経てファクシミリ端末に送ら
れる。この場合、AND回路25,26に対しては復号
器15により回線指定制御が行なわれる。ここではスイ
ッチSI〜S4を通常のスイッチ形式で示したがこれら
は論理ゲートにより構成できることは言うまでもない。
そしてこれらの構成夕は集積回路としてプリント板に実
装されるが、その小形化簡略化が問題となっている。と
くにカウンタ22,24は多数のゲート回路より成り占
積率において大きな比重を占めているから、これを削減
できれば複数の回線対応部に亘り適用される0から小形
化と低価格化により得られる利益は大きい。本発明の目
的は複数の回線対応部に含まれる1対のメモリの書き込
みアドレスおよび読み出しアドレスを与えるカウンタの
削減を図った画信号処タ理装置を提供することである。
前記目的を達成するため、本発明の函信号処理装置は複
数の回線対応部と、受信した画信号を復号化し前記各回
線対応部に復号化した画信号を分配する共通復号部とよ
り成り、該回線対応部に1対のメモリを設けて切替える
ことにより、一方のメモIJIこ前記共通復号部からの
画信号を蓄積している間に、他方のメモリの内容をファ
クシミリ端末へ読み出すファクシミリ回線制御装置にお
いて、前記各回線対応部に共通復号部からの画信号を蓄
積する一方のメモ川こ読み出しアドレスを与えるカウン
タを設けるとともに、前記共通復号部に、前記切替えら
れた他方のメモ川こ書き込みアドレスを与える共通のカ
ウンタを設けたことを特徴とするものである。
数の回線対応部と、受信した画信号を復号化し前記各回
線対応部に復号化した画信号を分配する共通復号部とよ
り成り、該回線対応部に1対のメモリを設けて切替える
ことにより、一方のメモIJIこ前記共通復号部からの
画信号を蓄積している間に、他方のメモリの内容をファ
クシミリ端末へ読み出すファクシミリ回線制御装置にお
いて、前記各回線対応部に共通復号部からの画信号を蓄
積する一方のメモ川こ読み出しアドレスを与えるカウン
タを設けるとともに、前記共通復号部に、前記切替えら
れた他方のメモ川こ書き込みアドレスを与える共通のカ
ウンタを設けたことを特徴とするものである。
以下本発明の原理と実施例につき詳述する。
第3図は本発明の実施例の概略説明図である。第2図と
同じ構成に対しては同じ番号を付している。同図の鎖線
で囲んだ回線対応部14内に1対のメモリ(MO)21
と(MI)23を設け、スイッチSI,S2の切替えに
より、共通復号部15から復号化された画信号が回線指
定制御されるAND回路25とスイッチSIを経て−方
のメモリに蓄積され、他方のメモリ内容はスイッチS2
を経てファクシミリ端末に送出されることは第2図のと
おりである。
同じ構成に対しては同じ番号を付している。同図の鎖線
で囲んだ回線対応部14内に1対のメモリ(MO)21
と(MI)23を設け、スイッチSI,S2の切替えに
より、共通復号部15から復号化された画信号が回線指
定制御されるAND回路25とスイッチSIを経て−方
のメモリに蓄積され、他方のメモリ内容はスイッチS2
を経てファクシミリ端末に送出されることは第2図のと
おりである。
同図において異なる点はメモリ(MO)21,(MI)
23に書き込みアドレスを与えるカウンタを共用とし共
通のカウンタ31としたこと、および読み出しアドレス
を与えるため、各回線対応部14にそれぞれカゥンタを
設けることなく、共通復号部15に1個の共通のカウン
タ35を設けたことである。読み出しは高速化が可能で
あるから、回線対応部14の一方のメモリの書き込み中
に、他方のメモリの読み出しを複数の回線対応部14に
亘り行ない完了することは容易である。上述の構成を用
いることにより、回線対応部14に設けるカウンタ数を
半減し、これに共通復号部15に1個のカウン夕を加え
るだけで十分となる。同図において、共通復号部15か
らの復号化された画信号がAND回路25とスイッチS
Iを介して一方のメモリ(MI)23に供給される時は
共通復号部15から当該回線対応部14が指定される。
次にカウンタ35からAND回路33とスイッチS13
を介し書き込みアドレスが与えられて画信号はAND回
路25を介してメモリ(MI)23に蓄積され、他のメ
モリ(MO)21には力ウンタ31からスイッチSII
を介して読み出しメモリが与えられメモリ(MO)21
の内容をスイッチS2を介してファクシミリ端末に送出
する。この手順は回線対応部14,〜14nの書き込み
メモIJIこ順次移行され、たとえばn=10とすると
図の実線で示すアドレスADOからスイッチS12,S
14で制御される点線のアドレスAD9に亘り指定され
る。これらの指定は共通復号器15からの回線指定制御
により行なわれる。このように回線対応部の1対のメモ
リの読み出しアドレスは各回線対応部毎に設けた共通の
カウンタで与えられ、書き込みアドレスは共通復号部に
設けた共通のカゥンタで間に合わせることができる。こ
れにより回線対応部のカウンタ数は半減し、これに共通
復号部におけるカウンタを1個加えればよいことになり
、カウンタの大幅な削減が実現できる。この場合、メモ
リへの書き込み速度がメモリからの読み出し速度に比し
て遅いという問題があるが、本発明の場合ファクシミリ
端末への読み出しアドレスを与える回線対応部のカウン
タは電話線に相当するように低速カウンタを、書き込み
アドレスを与える共通復号部のカウンタは前述の高速伝
送路に合せて高速カウンタを用いてその差を縮めるよう
にすることも考えられる。
23に書き込みアドレスを与えるカウンタを共用とし共
通のカウンタ31としたこと、および読み出しアドレス
を与えるため、各回線対応部14にそれぞれカゥンタを
設けることなく、共通復号部15に1個の共通のカウン
タ35を設けたことである。読み出しは高速化が可能で
あるから、回線対応部14の一方のメモリの書き込み中
に、他方のメモリの読み出しを複数の回線対応部14に
亘り行ない完了することは容易である。上述の構成を用
いることにより、回線対応部14に設けるカウンタ数を
半減し、これに共通復号部15に1個のカウン夕を加え
るだけで十分となる。同図において、共通復号部15か
らの復号化された画信号がAND回路25とスイッチS
Iを介して一方のメモリ(MI)23に供給される時は
共通復号部15から当該回線対応部14が指定される。
次にカウンタ35からAND回路33とスイッチS13
を介し書き込みアドレスが与えられて画信号はAND回
路25を介してメモリ(MI)23に蓄積され、他のメ
モリ(MO)21には力ウンタ31からスイッチSII
を介して読み出しメモリが与えられメモリ(MO)21
の内容をスイッチS2を介してファクシミリ端末に送出
する。この手順は回線対応部14,〜14nの書き込み
メモIJIこ順次移行され、たとえばn=10とすると
図の実線で示すアドレスADOからスイッチS12,S
14で制御される点線のアドレスAD9に亘り指定され
る。これらの指定は共通復号器15からの回線指定制御
により行なわれる。このように回線対応部の1対のメモ
リの読み出しアドレスは各回線対応部毎に設けた共通の
カウンタで与えられ、書き込みアドレスは共通復号部に
設けた共通のカゥンタで間に合わせることができる。こ
れにより回線対応部のカウンタ数は半減し、これに共通
復号部におけるカウンタを1個加えればよいことになり
、カウンタの大幅な削減が実現できる。この場合、メモ
リへの書き込み速度がメモリからの読み出し速度に比し
て遅いという問題があるが、本発明の場合ファクシミリ
端末への読み出しアドレスを与える回線対応部のカウン
タは電話線に相当するように低速カウンタを、書き込み
アドレスを与える共通復号部のカウンタは前述の高速伝
送路に合せて高速カウンタを用いてその差を縮めるよう
にすることも考えられる。
第4図は第3図の共通復号部の1例の概略説明図である
。
。
すなわち第1図で説明したように2値化された画信号が
ランレングス方式等を用いて圧縮され、高速伝送回線を
通して受信側のバッファメモリ(BM)16に蓄積され
る。この符号化された画信号を共通復号器15の受信レ
ジスタ42に入れ、当該受信レジスタ42に受信した符
号化された画信号パターンにより復号化テーブルを格納
している固定メモリ(ROM)41を参照して、復号化
された画信号情報を得て送信カゥンタ43を用いて複数
の回線対応部14,〜14nに送出され前述の1対のメ
モリに書き込まれる。すなわち、送信カウンタ43が第
3図のカウンタ35に相当し1対のメモ川こ対し書き込
みアドレスを供給するものである。送信カウンタ43は
共通復号部の構成により各機能に対応し種々用いられて
いるカウンタを共用できるが、たとえばライン終了信号
発生用カウンタ等が用いられる。
ランレングス方式等を用いて圧縮され、高速伝送回線を
通して受信側のバッファメモリ(BM)16に蓄積され
る。この符号化された画信号を共通復号器15の受信レ
ジスタ42に入れ、当該受信レジスタ42に受信した符
号化された画信号パターンにより復号化テーブルを格納
している固定メモリ(ROM)41を参照して、復号化
された画信号情報を得て送信カゥンタ43を用いて複数
の回線対応部14,〜14nに送出され前述の1対のメ
モリに書き込まれる。すなわち、送信カウンタ43が第
3図のカウンタ35に相当し1対のメモ川こ対し書き込
みアドレスを供給するものである。送信カウンタ43は
共通復号部の構成により各機能に対応し種々用いられて
いるカウンタを共用できるが、たとえばライン終了信号
発生用カウンタ等が用いられる。
そして複数の回線対応部14,〜14nの指定は回線制
御部からの回線指定信号を与えて前述の構成により行な
われる。以上説明したように、本発明によれば、各回線
対応部に共通復号部からの画信号に対応し切替えられた
一方のメモリに読み出しアドレスを与えるカウンタを設
けるとともに、共通復号部に前記切替えられた他方のメ
モリに書き込みアドレスを与えるカウン夕を設けたもの
である。
御部からの回線指定信号を与えて前述の構成により行な
われる。以上説明したように、本発明によれば、各回線
対応部に共通復号部からの画信号に対応し切替えられた
一方のメモリに読み出しアドレスを与えるカウンタを設
けるとともに、共通復号部に前記切替えられた他方のメ
モリに書き込みアドレスを与えるカウン夕を設けたもの
である。
これにより回線対応部のカゥンタ数は半減し、共通復号
部のカウンタは復号用カゥン夕を共用できるから構成は
格段に簡略化し、集積回路の小形化、低価格化に役立つ
効果は大きい。0図面の簡単な説明 第1図は本発明を適用するファクシミリシステムの一般
説明図、第2図は従来例の説明図、第3図は本発明の実
施例の概略説明図、第4図は第3 .図の要部の説明図
であり、図中、14,14,〜14Mま回線対応部、1
5は共通符号部、16はバッファメモリ、21,23は
メモリ、25,33,34はAND回路、31,35は
カウンタ、41は固定メモリ、42は受信レジスタ、4
3は送信カワンタ、44は回線制御部を示す。
部のカウンタは復号用カゥン夕を共用できるから構成は
格段に簡略化し、集積回路の小形化、低価格化に役立つ
効果は大きい。0図面の簡単な説明 第1図は本発明を適用するファクシミリシステムの一般
説明図、第2図は従来例の説明図、第3図は本発明の実
施例の概略説明図、第4図は第3 .図の要部の説明図
であり、図中、14,14,〜14Mま回線対応部、1
5は共通符号部、16はバッファメモリ、21,23は
メモリ、25,33,34はAND回路、31,35は
カウンタ、41は固定メモリ、42は受信レジスタ、4
3は送信カワンタ、44は回線制御部を示す。
第1図
第2図
第4図
第3図
Claims (1)
- 1 複数の回線対応部と、受信した画信号を復号化し前
記各回線対応部に復号化した画信号を分配する共通符号
部とより成り、該回線対応部に1対のメモリを設けて切
替えることにより、一方のメモリに前記共通復号部から
の画信号を蓄積している間に、他方のメモリの内容をフ
アクシミリ端末へ読み出すフアクシミリ回線制御装置に
おいて、前記各回線対応部に共通符号部からの画信号を
蓄積する一方のメモリに、読み出しアドレスを与えるカ
ウンタを設けるとともに、前記共通復号部の各回線対応
部の前記切替えられた他方のメモリに書き込みアドレス
を与えるカウンタを設けたことを特徴とするフアクシミ
リ回線制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53154037A JPS6024623B2 (ja) | 1978-12-12 | 1978-12-12 | フアクシミリ回線制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53154037A JPS6024623B2 (ja) | 1978-12-12 | 1978-12-12 | フアクシミリ回線制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5579559A JPS5579559A (en) | 1980-06-16 |
| JPS6024623B2 true JPS6024623B2 (ja) | 1985-06-13 |
Family
ID=15575526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53154037A Expired JPS6024623B2 (ja) | 1978-12-12 | 1978-12-12 | フアクシミリ回線制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024623B2 (ja) |
-
1978
- 1978-12-12 JP JP53154037A patent/JPS6024623B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5579559A (en) | 1980-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177797A (en) | Block transformation coding and decoding system with offset block division | |
| US6378030B1 (en) | Method and apparatus for processing video data | |
| KR0166935B1 (ko) | 엠펙2 트랜스포트 디코더 장치 | |
| EP0621730A2 (en) | Dual memory buffer scheme for providing multiple data streams from stored data | |
| EP0429850A3 (en) | Clock regeneration circuit for a clocked information processing system | |
| JPS58119259A (ja) | フアクシミリ装置 | |
| JPH09298745A (ja) | 復号化装置 | |
| JPS6024622B2 (ja) | フアクシミリ回線制御装置 | |
| JPS5673974A (en) | Compression system of picture data | |
| KR0167169B1 (ko) | 데이타 송수신장치 | |
| KR960013647B1 (ko) | 영상복호기에서의 데이타 병렬처리장치 | |
| KR100238733B1 (ko) | 엠펙디코더의 데이타패킹기능을 가지는 스캔변환회로 및 그 변환방법 | |
| KR930008179B1 (ko) | 다수의 처리요소가 파이프라인 구조를 이루는 비디오폰 장치 | |
| JPH02268571A (ja) | 画像データ符号・復号装置 | |
| JPS614393A (ja) | 時間スイツチ回路 | |
| KR960012540B1 (ko) | 팩시밀리의 화상처리장치 | |
| KR0123974Y1 (ko) | 브이엠이 버스 전송회로 | |
| KR0181485B1 (ko) | 데이터 통신용 데이터 버퍼링 장치 | |
| JPH0152955B2 (ja) | ||
| KR100227616B1 (ko) | 부가통신시스템의 가입자라인보드에서 팩스/음성 데이터 인터페이스 장치 | |
| JPS5939182A (ja) | フレ−ムメモリ回路 | |
| JPS59154872A (ja) | 複合ネツトワ−クデ−タ蓄積装置 | |
| JPS596671A (ja) | フアクシミリ2次元冗長度抑圧復号器用ラインメモリ回路 | |
| JPH0161271B2 (ja) | ||
| JPS6023536B2 (ja) | 構内フアクシミリシステム |