JPS6024729A - 防振形ジヨセフソンダウンエツジ検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はジョセフソンデバイスを用いた論理回路、時に
入力電流の立下９を検出するラッチ回路路としてインダ
クタンス結合を利用した種々の論理回路や、を流注入に
よりスイッチする種々の論理回路が提案されてきた。し
かし、ジョセフソンデバイスを用いた＠理回路は、゛電
流で回路のスイッチの断、絖１ｃ制御する電流制御形の
回路でるるため、否定回路ｔ−構成するのが離しいとい
う離点がある。従って入力電流の立下シを検出して結果
を貯えるラッチ回路（以下ダウンエツジ検出回路回路と
称する）は、マスタースレーブ論理回路やジョセフソン
記憶装置の信号検出回路（Ｓ、１’１４゜従来、このよ
うな信号電流の立下９を検出してスイッチするダウンエ
ツジ検出回路として、２接合童子干渉計のしきい値時性
の特徴を利用したスと電流注入形童子干渉計を組合せた
回路や、非；初祢な閾ｆｉｌ持つ量子干渉計を２段接続
して構成□２．１１．ｌ＼ ２７３．１９８２）　等が知られている。しかし、従来
のこれらのダウンエツジ検出回路は、インダクタンス粘
合によシスイッチする磁界結合形前子干渉計もしくは、
インダクタンスとジョセフソンデバイスとから得成さ九
電流の圧入にょシスイ、チする電流注入形量子干渉計を
ラッチ回路として用イルので、入力端子から見た負荷が
インダクタンスとなるため高速動作が難しいという欠点
と、ラッチ回路で信号振幅のゲインが十分取れる様にす
るために、量子干渉計のインダクタンスを小さくするこ
とができないので、マスクパターン上でのインダクタン
ス部の面積が大きくなシ、回路の篩集積化が難しいとい
う欠点があった。

一方高速動作と高集積化が可能なジョセフソン回路とし
て、抵抗とジョ（フソンデバイスと抵抗とで回路ｆｃ構
成して、抵抗結合形回路が知られて２次巻線に直列圧接
続されたジョセフソンデバイスを介して接続された抵抗
とジョセフソンデバイスから構成される抵抗結合形論理
和回路と、前記２次巻線に並夕１ｊに接続された抵抗と
から成り、前記１次巻線に流れる電流が零に減少する時
に前記回路が得られる。

以下図面全参照して本発明のさらに詳細な説明を行なう
。

２ｉｇＸ図は、従来から知られている電訛注人形量子干
渉計を用いたダウンエツジ検出回路として、ジョセフソ
ンＩａｆｆｌ装置のセンスバスに用いられているダウン
エツジ検出回路を示したものである。

ｆｆＪ１図の回路は、ジョセフソンデバイス１１゜の他
方の端子に直接接続されジョセフソンデバイｌ蓼必要と
するため高速動作が難しく、かつイる抵抗ｍ１合形鋪理
オＤ回路１０２と、麦奴器ψ段１０１の２仄巻巌と砥抗
結合形論相和回錯１０２の入力端子との間に直列に接続
さ！１．たジョセフソンデバイス１０３と、変成器手段
１０１の２仄巻倫理和回路（Ｊ　、５ｏｎｅ　、　Ｔ、
Ｙｏｓｈｉｄａ　ａｎｄ　Ｈ，Ａｂｅ。

Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、　、　Ｖｏｌ、　４０
　、　Ａ８．ｐｐ、７４１−７４４．１９８２）　や公
知のＪＡＷ８蘭埋和回路回路で構成され、端子１０７、
ｌＯ８からバイアス、電流の供給を受け、端子１０９．
１１０へ出力信号を送９出す。ジョセフソンデバイス１
０３は、ｆ成困手段ｌｏｔのｌ久４憑を流れる入力信号
の電流が、矢印１２１方向に同って零から増大する時に
、２次巻纏に矢印１２２方向に誘起される２久゛颯流の
内のジョセフソンデバイス１０３を流れる分枝電流が閾
値に達した時点で抵抗状態ヘスイッチし、変成器手段１
０１の２次巻線の電流を減放させ、続いて入力信号電流
が規定値又は最大値かスイッチさせる非巌形抵抗として
働く。ここで抵抗１０４は、前述したジョセフソンデバ
イス１０３が抵抗状態にスイッチして２次巻線の電流を
減衰させる時のダンピング抵抗として作用し、電流減設
時の振動を除き減衰時間を短くし、回路を高速動作させ
る。即ち、抵抗１０４は、主に変成器手段１０１の２次
巻線のインダクタンスに対するダンピング抵抗として作
用し、併せてジョセフソンデバイス１０３の抵抗状態に
おける等画谷蓋に対第３図は、第２図の抵抗結合形論理
和回路１０２□ｒ− の実施例で、第２図の回路素子と同一の素子は同じ番号
で示してあり同じ機能を持つ。第ｌの実施例では、抵抗
結合形論理オロ回路として、３個のジョセフソンデバイ
ス２０２〜２０４と、抵抗２０５〜２０８とから構成さ
れる３接合几ＣＪＬ論理和回路２０１ｔ−用いている。

第１の実施例におけるダウンエツジ構出の動作は以下の
様にして行なわれる。先ず入力１ｇ号が加わる前に、Ｒ
ＣＪＬ−論理和回路２０１は、端子１０７から端子１０
８の向きにバイアス電流が付勢されている。バイアス′
電流値は、入力信号電流の大きさとダウンエツジ検出回
路の谷素子の値を考慮しして設定される。次に端子１０
５．１０６に加えられる人力信号の電流が、苓から矢印
１２１方向に壇太すると、変成器手Ｈｉｏ、ｉの２次巻
線に矢印１２２方向に２次電流が帥起される。この２次
電てＲＣＪ　Ｌ論理オロ回路もスイッチしない。一方、
ジョセフソンデバイス１０３の臨界゛電流値は、ジョセ
フソンデバイス１０３を流れる２次電流の分校電流の最
大値より小さい値に設定されているので、２次電流の立
上りの途中でジョセフソンデバイス１０３は抵抗状態ヘ
スイッチし、２久゛颯流を変成器手段１０１の２次巻線
のインダクタンスとジョセフソンデバイス１０３の抵抗
状態での等価谷量とダンピング抵抗１０４とでほぼ規定
される時定数で零に減衰させる。変成器手段１０１０２
次嵐流がほぼ零に減拭した後、人力信号のばＲ，全減少
させると、変成器手段１０１の２次巻融には矢印１２２
で示される方向と反対方向に２仄屯流が鹸起される。こ
の２次電流は、ジョセフソンデバイス１０３に以前と迎
方回に加わり・ジョセフソンデバイス１０３１を抵抗零
状態ヘリセットさせる。

この時の２仄電流は、几ＣＪＩ、論理和回路２０１のス
イッチングゲートであるジョセフソンデバイス２０３．
２０４をバイアス′鑑流と同一方向に流れる。

ジョセフソンデバイス２０３．２０４の臨界電流１直は
、バイアス電流と２次電流の最大値との和よりＲＣＪＬ
論理和回路２０１は、入力信号電流の豆下セフソンデバ
イス２０２が抵抗状態ヘスイッチし、出力端子１０９、
ｉｉｏに出力信号が現われる。

ジョセフソンデバイス２０２〜２０４がスイッチした後
、変成器手段１０１０２次域流は、抵抗２０５とダンピ
ング抵抗１０４の回路枝とで零に減衰される。ここで出
力信号は、場合により端子１０７．１０８から取シ出す
ことも可カ′巨でおる。

なお、このダウンエツジ検出回路のリセットは、ジョセ
フソンデバイスを用いた回路で、公知の手段即ちバイア
ス電流を零にする手段によって同様に行なわれる。一方
、愛Ｗ、番手段１０２の２次巻線とジョセフソンデバイ
ス１０３．２０２．２０３とで形成される閉ループへ初
期的にトラップされる磁束は、論理和回路２０１を一度
スイッチさせる初期リセット動作を行うことによ）除く
ことができる。この初期リセット動作は、疑似入力信号
たが、逆に人力信号電流の立上）時にジロセフソ、ンデ
バイス２０２が先にスイッチしても前述と同・、、・−
翫 様の結′釆が得られる。ジョセフソンデバイス２０２°
：Ｘ １が先にスイッチする場合には、変成器手段１０１１・
−１；。

ム、”２′次巻線の矢印１２２方向の２次゛祇流は、ダ
ンピング抵抗１０４と、ジョセフソンデバイス１０３と
抵抗２０５との並動回路で決まる時定数で零に減衰する
。続いて、入力信号電流が立下る時には、ジョセフソン
デバイス２０２は、抵抗状態から超伝導状態に復帰し、
前述と同一の動作が得られる。

和回路３０１は、２個のジョセフソンデバイス３０２．
３０３と抵抗３０４と第３のバイアス端子３０５とで構
成される。ＪＡＷＳ論理和回路３０１を用いたダウンエ
ツジ検出回路の第２の実施例の動作は、第１の実施例と
全く同様にして行なわれる。即ち５人力侶号電流の立上
シ時に、変成器手段１０１の２次巻麿に誘起される矢印
１２２方向信号電流の立下り時に変成器手段１０１の２
次巻“−誘起される２次電流は、矢印１２２方向と逆流
との和がジョセフソンデバイス３０３の閾値に達した時
点でジョセフソンデバイス３０３ｔ−抵抗状態ヘスイッ
チさせる。ジョセフソンデバイス３０３のスイッチによ
りジョセフソンデバイス３０２は、抵抗状態ヘスイッチ
し端子ｉ０９．１１０へ出力信号を送）出す。入力信号
電流の信号の立上り時及び立下シ時における一ジョセク
ソンデバイス１０３とダンピング抵抗１０４と変成器手
段１０１の動作、及び回路のリセット４作とトラッ諭埋
和回路と変Ｍ、器手段とを組合せ、１次巻線の信号電流
の立上り時に２次壱巌側に誘起される２次電流の方向を
抵抗結合形論理オロ回路のバイアスに２次巻線側に信号
電流の立上り時と逆向きの２次電流が流れる様にし、こ
の逆向きの２次電流を抵抗結合形論理和回路のバイアス
電流に加算して抵抗結合形論理和回路をスイッチさせて
、信号電流のダウンエツジを検出すること、及びジョセ
フソンデバイスが抵抗状態にある時の等価ｙ量と、変成
器手段の２次巻線のインダクタンスとに対するダンピン
グ抵抗を変成器手段の２次巻線に並列に接続し、２次巻
線の電流の減狡時の不必狭な振動を軽減して゛電流の減
衰の高速化を計ること、及び抵抗顔合形論理和回路を用
いて、回路の高速動作と？ｉ６果槓化を計ることを特徴
としたものである。

よって、本発明は、抵抗結合形論理和回路として第１及
び第２の来逓例で示した凡ＣＪＬ＠理沌回路及びＪＡｌ
論理和回路以外のＤＣＬ鍮埋回路（Ｔ。

ｆｔ、Ｇｈｅｅｗａｌａ　ａｎｄ　Ａ、Ｍｕｋｈｅｒｊ
ｅｅ；”Ｊｏｓｅｐｈｓｏｎｄｉｒｅｃｔ　ｃｏｕｐｌ
ｅｄ　ｌｏｇｉｃ　（ＤＣＬ）、”Ｉｈｉ）Ｍ１９７９
　Ｔｅｃｈ、Ｄｉｇ−、Ｉ）ｐ、４８２（１９７９）　
）や　４６−第２の実施例と同様に本発明の高速動作と
高集積化の目的が達成される。

【図面の簡単な説明】

゛・：第１図は、従来から知られているダウンエツジ検
出回路の一例として電流注入形量子干渉計を用エツジ伏
出回路のｗＪｌの実施例、第４図は同じく第２の実施例
を示したものである。図において、１１．１２．１７・
・・ジョセフソンデバイス、１３、ｆ４・・・インダク
タンス、１５・・・量子干沙形、１６・・・変成器、１
８．１９・・・抵抗、２１，２２・・・信号入力端子、
２３．２４・・・バイアス端子兼出力端子、ｌＯｌ・・
・変成器手段、１０２・・・抵抗結合形論理和回路、１
０３・・・非線形抵抗用ジョセフソンデノ（イス、１０
４・・・ダンピング抵抗、１０５．１０６・・・信号入
力端子、１０７．１０８・・・バイアス端子、１０９、
ｌｌＯ・・・出力端子、１２１・・・変成器手段の１次
巻線の電流の方向、１２２・・・変成器手段の２次巻線
の電流の方向、２０１・・・ルＣＪＩ、論理和回路、２
０２．２０３．２０４・・・論理和回路を構成す奎−−
セフソンデバイス、２０５．２０６．２０７、七ｇ凧す
るジョセフソンデバイス、３０４・・・論理和回路を両
地する抵抗、３０５・・・第３のバイアス端子。 才　７　図 ２（ ７２図 ／θ８ 才　３　図 ／θど ？　１１１ｇ３ ３０／ μ

Claims (1)

【特許請求の範囲】
1. 互いに亀蝋気的にｔｉ脅した１次巻線と２仄巻融とｆｃ
   Ｍする変Ｍ、器手段と、前日己２次巻線に直列に嵌絖さ
   れたジョセフソンデバイスを介して汲続さ、、’、−ｊ
   ・・