JPS60247694A - 薄膜ｅｌ表示装置の駆動回路 - Google Patents
薄膜ｅｌ表示装置の駆動回路Info
- Publication number
- JPS60247694A JPS60247694A JP59105377A JP10537784A JPS60247694A JP S60247694 A JPS60247694 A JP S60247694A JP 59105377 A JP59105377 A JP 59105377A JP 10537784 A JP10537784 A JP 10537784A JP S60247694 A JPS60247694 A JP S60247694A
- Authority
- JP
- Japan
- Prior art keywords
- scanning side
- drive circuit
- scanning
- electrode
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、高電圧駆動を要する、交流駆動型容量性フラ
ット・マトリックスディスプレイパネルである薄膜ＥＬ
表示装置の駆動回路に関するものである。
ット・マトリックスディスプレイパネルである薄膜ＥＬ
表示装置の駆動回路に関するものである。
例えば、二重絶縁型（又は三層構造）薄膜ＥＬ表示装置
は次のように構成される。
は次のように構成される。
第２図に図示のように、ガラス基板１の上にＩｎｚＯ３
よりなる帯状の透明電極２を平行に設け、この上に例え
ばＹ２Ｏ３；５ｉｓＮ４．Ｔｉ０ｚ、ＡＩ！２０３等の
誘電物質層３、Ｍｎ等の活性剤をドープしたｚｎＳより
なるＥＬ層４、上記と同じ＜ Ｙ２Ｏ３。
よりなる帯状の透明電極２を平行に設け、この上に例え
ばＹ２Ｏ３；５ｉｓＮ４．Ｔｉ０ｚ、ＡＩ！２０３等の
誘電物質層３、Ｍｎ等の活性剤をドープしたｚｎＳより
なるＥＬ層４、上記と同じ＜ Ｙ２Ｏ３。
Ｓ １２Ｎ４． Ｔ ｉ ０２ 、 Ａｌｚｏ３等の誘
電物質層３′を蒸着法、スパッタリング法のような薄膜
技術を用いて順次５００〜１００ＯＯＡの膜厚に積層し
て３層構造にし、その上に上記透明電極２と直交する方
向にＡｌ２Ｏ５よりなる帯状の背面電極５を平行に設け
る。
電物質層３′を蒸着法、スパッタリング法のような薄膜
技術を用いて順次５００〜１００ＯＯＡの膜厚に積層し
て３層構造にし、その上に上記透明電極２と直交する方
向にＡｌ２Ｏ５よりなる帯状の背面電極５を平行に設け
る。
上記薄膜ＥＬ表示装置はその電極間に、誘電物質層３，
３１で挾持されたＥＬ層４を介在させたものであるから
、等価回路的には容量性素子と見ることができる。また
、該薄膜ＥＬ表示装置は第３図に示す電圧−輝度特性（
実線）から明らかな如く、２００ｖ程度の比較的高電圧
を印加して駆動される。
３１で挾持されたＥＬ層４を介在させたものであるから
、等価回路的には容量性素子と見ることができる。また
、該薄膜ＥＬ表示装置は第３図に示す電圧−輝度特性（
実線）から明らかな如く、２００ｖ程度の比較的高電圧
を印加して駆動される。
〈従来技術〉
このような交流駆動型容量性の薄膜ＥＬ表示装置に対し
て、最も適したパルスを印加し得る駆動回路として、走
査側電極の駆動回路に、プルダウン機能のみを有するＮ
ｃｈ高耐圧ＭＯＳドライバとプルアップ機能のみを有す
るＰ−ａｈ高耐圧ＭＯＳドライバを組み合わせたものが
、特願昭５９−６６１６６ｒ薄膜ＥＬ表示装置の駆動装
置」において提供されている。
て、最も適したパルスを印加し得る駆動回路として、走
査側電極の駆動回路に、プルダウン機能のみを有するＮ
ｃｈ高耐圧ＭＯＳドライバとプルアップ機能のみを有す
るＰ−ａｈ高耐圧ＭＯＳドライバを組み合わせたものが
、特願昭５９−６６１６６ｒ薄膜ＥＬ表示装置の駆動装
置」において提供されている。
第４図及び第５図に、上記従来の駆動回路構成例を示す
。
。
第４図に於て、１０は薄膜ＥＬ表示装置を示し、この図
ではＸ方向電極を走査側電極とし、Ｙ方向電極をデータ
側電極として電極のみを示している。
ではＸ方向電極を走査側電極とし、Ｙ方向電極をデータ
側電極として電極のみを示している。
２０．３０はＸ方向電極の奇数ラインと偶数ラインにそ
れぞれ対応する走査側Ｎ−ｃｈ高耐圧ＭＯ８ＩＣで、２
１．３１は各ＩＣ中のシフトレジスタ等の論理回路であ
る。４０，５０Ｉ′ｉ同走査側Ｐ−ｃｈ高耐圧ＭＯ８Ｉ
Ｃで、４１．５１は各ＩＣ中のシフトレジスタ等の論理
回路である。
れぞれ対応する走査側Ｎ−ｃｈ高耐圧ＭＯ８ＩＣで、２
１．３１は各ＩＣ中のシフトレジスタ等の論理回路であ
る。４０，５０Ｉ′ｉ同走査側Ｐ−ｃｈ高耐圧ＭＯ８Ｉ
Ｃで、４１．５１は各ＩＣ中のシフトレジスタ等の論理
回路である。
６０はデータ側Ｎ−ａｈ高耐圧ＭＯ８ＩＣで、６１は１
．Ｃ中のシフトレジスタ等の論理回路である。
．Ｃ中のシフトレジスタ等の論理回路である。
７０はデータ側のダイオードアレイを示し、これはデー
タ側駆動線の分離及びスイッチング素子の逆バイアス保
護をする。
タ側駆動線の分離及びスイッチング素子の逆バイアス保
護をする。
８０は予備充電駆動回路、９０は引上げ充電駆動回路、
１００は書込み駆動回路である。また、１１０は走査側
Ｎ−Ｃｈ高耐圧ＭＯ８ＩＣ２０及び３０のソース電位切
換え回路で、通常はアース電位に保たれる。
１００は書込み駆動回路である。また、１１０は走査側
Ｎ−Ｃｈ高耐圧ＭＯ８ＩＣ２０及び３０のソース電位切
換え回路で、通常はアース電位に保たれる。
また、第５図に於て、１２０は走査側Ｎ−ａｈＩＣ用電
源、１３０は走査側Ｎ−ｃｈＩｃ用信号伝達素子、１４
０は走査側Ｐ−ｃｈＩｃ用電源、１５０は走査側Ｐ−ｃ
ｈＩｃ用信号伝達素子、１６０はデータ側Ｎ−ｃｈＩｃ
用電源、１７０はタイミング・コントロール基板である
０ 第６図ニ各高耐圧ＭＯ８）ランジスタ及び各駆動回路さ
らに電位切換え回路のオン・オフタイミング、第７図に
第４図中の絵素Ａ、Ｂを代表例とする印加電圧波形を示
す０ 以下、第６図と第７図を参照して、第４図に示す従来の
駆動回路の動作を説明する。なおここでは、線順次駆動
で、絵素Ａを含むＸ２の走査側電極が選択されるものと
する。また、後述のように、１フイールド毎に絵素に印
加される電圧の極性を反転して駆動されるが、第１のフ
ィールドをＮ−ｒ、ｈ フノールドー舘２のフィールド
をＰ−ｃｈフィールドと呼ぶこととする０ Ｎ−ａｈフィールド 第１段階Ｔ１ ：予備充電期間 まず、ソース電位切り換え回路１１０をアース電位にし
て、走査側Ｎ−ａｈ高耐圧ＭＯ８ＩＣ２０゜３０内のす
べてのＭＯＳ）ランジスタＮ Ｔ ｔ〜ＮＴｉをオン状
態にする。同時に、予備充電駆動回路８０（電圧１／２
ＶＭ＝３０Ｖ ）をオフ状態ＫＬ、データ側ダイオー
ドアレイ７０を介してノ（ネル全面を充電する。この時
、データ側Ｎ−ａｈ高耐圧ＭＯ８ＩＣ６０内の全ＭＯ８
）ランジスタＮ ｔ １〜Ｎｔｊ及び走査側Ｐ−ａｈ高
耐圧ＭＯ８ＩＣ４０，５０内の全ＭＯ８）ランジスタＰ
Ｔｌ−ＰＴｉはすべてオフ状態に保たれる。
源、１３０は走査側Ｎ−ｃｈＩｃ用信号伝達素子、１４
０は走査側Ｐ−ｃｈＩｃ用電源、１５０は走査側Ｐ−ｃ
ｈＩｃ用信号伝達素子、１６０はデータ側Ｎ−ｃｈＩｃ
用電源、１７０はタイミング・コントロール基板である
０ 第６図ニ各高耐圧ＭＯ８）ランジスタ及び各駆動回路さ
らに電位切換え回路のオン・オフタイミング、第７図に
第４図中の絵素Ａ、Ｂを代表例とする印加電圧波形を示
す０ 以下、第６図と第７図を参照して、第４図に示す従来の
駆動回路の動作を説明する。なおここでは、線順次駆動
で、絵素Ａを含むＸ２の走査側電極が選択されるものと
する。また、後述のように、１フイールド毎に絵素に印
加される電圧の極性を反転して駆動されるが、第１のフ
ィールドをＮ−ｒ、ｈ フノールドー舘２のフィールド
をＰ−ｃｈフィールドと呼ぶこととする０ Ｎ−ａｈフィールド 第１段階Ｔ１ ：予備充電期間 まず、ソース電位切り換え回路１１０をアース電位にし
て、走査側Ｎ−ａｈ高耐圧ＭＯ８ＩＣ２０゜３０内のす
べてのＭＯＳ）ランジスタＮ Ｔ ｔ〜ＮＴｉをオン状
態にする。同時に、予備充電駆動回路８０（電圧１／２
ＶＭ＝３０Ｖ ）をオフ状態ＫＬ、データ側ダイオー
ドアレイ７０を介してノ（ネル全面を充電する。この時
、データ側Ｎ−ａｈ高耐圧ＭＯ８ＩＣ６０内の全ＭＯ８
）ランジスタＮ ｔ １〜Ｎｔｊ及び走査側Ｐ−ａｈ高
耐圧ＭＯ８ＩＣ４０，５０内の全ＭＯ８）ランジスタＰ
Ｔｌ−ＰＴｉはすべてオフ状態に保たれる。
第２段階Ｔ２ ：放電／引上げ充電期間水に、走査側Ｎ
−ｃｈ高耐圧ＭＯ８ＩＣ２０，３０内の全ＭＯ８）ラン
ジスタＮ Ｔ ｔ 〜ＮＴｉ をオフ状態にして、かつ
データ側Ｎ−ｃｈ高耐圧ＭＯ８ＩＣ６０内の選択された
データ側駆動電極（例えばＹ２）に接続されたＭＯＳ）
ランジスタ（Ｎｔ２）のみオフ状態のｉｔにし、他のデ
ータ側駆動電極に接続されたＭＯＳ）ランジスタＮｔｘ
〜Ｎｔｊをオン状態に切換える。また同時に、走査側
Ｐ−Ｃｈ高耐圧ＭＯ８ＩＣ４０，５０内の全ＭＯＳトラ
ンジスタＰ、Ｔ１〜ＰＴｉ をオン状態にする。データ
側の非選択電極（Ｙｊ→２）の電荷は、オン状態のデー
タ側Ｎ−ｃ ｈ高耐圧ＭＯ８ＩＣ６０内のＭＯＳ）ラン
ジスタＮｔ１−Ｎｔ ｊ（Ｎｔ２をのぞく）と、走査側
Ｐ−ｃｈ高耐圧ＭＯ８ＩＣ４０，５０内の全ＭＯ８）ラ
ンジスタＰＴ１〜ＰＴｉ及び書が駆動回路１００内のダ
イオード１０１による接地ループ形成で放電する。
−ｃｈ高耐圧ＭＯ８ＩＣ２０，３０内の全ＭＯ８）ラン
ジスタＮ Ｔ ｔ 〜ＮＴｉ をオフ状態にして、かつ
データ側Ｎ−ｃｈ高耐圧ＭＯ８ＩＣ６０内の選択された
データ側駆動電極（例えばＹ２）に接続されたＭＯＳ）
ランジスタ（Ｎｔ２）のみオフ状態のｉｔにし、他のデ
ータ側駆動電極に接続されたＭＯＳ）ランジスタＮｔｘ
〜Ｎｔｊをオン状態に切換える。また同時に、走査側
Ｐ−Ｃｈ高耐圧ＭＯ８ＩＣ４０，５０内の全ＭＯＳトラ
ンジスタＰ、Ｔ１〜ＰＴｉ をオン状態にする。データ
側の非選択電極（Ｙｊ→２）の電荷は、オン状態のデー
タ側Ｎ−ｃ ｈ高耐圧ＭＯ８ＩＣ６０内のＭＯＳ）ラン
ジスタＮｔ１−Ｎｔ ｊ（Ｎｔ２をのぞく）と、走査側
Ｐ−ｃｈ高耐圧ＭＯ８ＩＣ４０，５０内の全ＭＯ８）ラ
ンジスタＰＴ１〜ＰＴｉ及び書が駆動回路１００内のダ
イオード１０１による接地ループ形成で放電する。
その後、引上げ充電駆動回路９０（電圧１／２ＶＭ＝３
０Ｖ）をオン状態として、走査側電極をすべて３０Ｖの
電位に引上げる。この時、走査側Ｎ −ｃｈ高耐圧ＭＯ
８Ｉｃ２ｏ、３ｏ内の全ＭＯ８）ランジスタＮ Ｔ １
〜ＮＴｉはオフ状態にしておく。
０Ｖ）をオン状態として、走査側電極をすべて３０Ｖの
電位に引上げる。この時、走査側Ｎ −ｃｈ高耐圧ＭＯ
８Ｉｃ２ｏ、３ｏ内の全ＭＯ８）ランジスタＮ Ｔ １
〜ＮＴｉはオフ状態にしておく。
この結果、走査側電極（Ｘ）を中心に考えると、選択さ
れたデータ側電極（Ｙ）は＋３０Ｖ、非選択データ側電
極（Ｙｊ、Ｑ）は−３０Ｖの状態にある。
れたデータ側電極（Ｙ）は＋３０Ｖ、非選択データ側電
極（Ｙｊ、Ｑ）は−３０Ｖの状態にある。
第２段階Ｔｌ ：書込み駆動期間
今、線順次駆動で選択された走査側電極はＸ２であるの
で、走査側Ｎ−ｃｈ高耐圧ＭＯ８ＩＣ３０内のＸ２に接
続されたＭＯＳ）ランジスタＮ Ｔ ２のみをオン状態
に切り換え、また偶数ライン側のＰ ａｈ高耐圧ＭＯ８
ＩＣ５０内の全ＭＯ８）ランジスタＰＴ２〜ＰＴｉ を
オフ状態にする。この時、対向する奇数ライン側のＰ−
ｃｈ高耐圧ＭＯ８ＩＣ４０内の全ＭＯ８）ランジスタＰ
Ｔ＋ 〜Ｐ Ｔ ｉ −１はオン状態にある。そして同
時に、書込み駆動口路１００（ここでは電圧ＶＸ−＝
１９０ Ｖ ）をオン状態にすることにより、奇数ライ
ン側Ｐ−ｃｈ高耐圧ＭＯ８ＩＣ４０内の全ＭＯ８）ラン
ジスタＰＴ＋〜ＰＴｉ−１を介してすべての奇数番目走
査側電極を１９０■に引上げる。これによって、容量結
合−２２０Ｖに引き上げられ、データ側非選択電極選択
された走査側電極（Ｘ）が奇数ライン側の場合は、偶数
ライン側の走査側Ｐｅｈ高耐圧ＭＯ８ＩＣ５０内の全Ｍ
Ｏ８）ランジスタＰ Ｔ ２〜ＰＴｉをオン状態にして
、すべての偶数側走査電極を１９０■に引上げる。
で、走査側Ｎ−ｃｈ高耐圧ＭＯ８ＩＣ３０内のＸ２に接
続されたＭＯＳ）ランジスタＮ Ｔ ２のみをオン状態
に切り換え、また偶数ライン側のＰ ａｈ高耐圧ＭＯ８
ＩＣ５０内の全ＭＯ８）ランジスタＰＴ２〜ＰＴｉ を
オフ状態にする。この時、対向する奇数ライン側のＰ−
ｃｈ高耐圧ＭＯ８ＩＣ４０内の全ＭＯ８）ランジスタＰ
Ｔ＋ 〜Ｐ Ｔ ｉ −１はオン状態にある。そして同
時に、書込み駆動口路１００（ここでは電圧ＶＸ−＝
１９０ Ｖ ）をオン状態にすることにより、奇数ライ
ン側Ｐ−ｃｈ高耐圧ＭＯ８ＩＣ４０内の全ＭＯ８）ラン
ジスタＰＴ＋〜ＰＴｉ−１を介してすべての奇数番目走
査側電極を１９０■に引上げる。これによって、容量結
合−２２０Ｖに引き上げられ、データ側非選択電極選択
された走査側電極（Ｘ）が奇数ライン側の場合は、偶数
ライン側の走査側Ｐｅｈ高耐圧ＭＯ８ＩＣ５０内の全Ｍ
Ｏ８）ランジスタＰ Ｔ ２〜ＰＴｉをオン状態にして
、すべての偶数側走査電極を１９０■に引上げる。
以上、走査側電極Ｘ２を例に説明した、第１段階から第
３段階までと同様の駆動を、走査側電極Ｘ１からＸｉ
まで順次行なうことによってＮｅｈフィールドの駆動を
完了し、次にＰ−ａｈフィールドの駆動を始める。
３段階までと同様の駆動を、走査側電極Ｘ１からＸｉ
まで順次行なうことによってＮｅｈフィールドの駆動を
完了し、次にＰ−ａｈフィールドの駆動を始める。
Ｐ−ａｈフィールド
第１段階Ｔ１′：予備充電期間
この予備充電期間は、Ｎ−ａｈフィールド第１段階と全
く同様に行う。
く同様に行う。
第２段階Ｔｌ ：放電／引上げ充電期間次に、走査側Ｎ
−ｃｈ高耐圧ＭＯ３ＩＣ２０，３０内の全ＭＯ８）ラン
ジスタＮＴ１〜ＮＴｉをオフ状態にして、かつデータ側
Ｎｃｈ高耐圧ＭＯ８ＩＣ６０内では、Ｎ−ａｈフィール
ドの場合とは逆に、選択されたデータ側駆動電極に接続
されたＭＯＳトランジスタ（例えばＮｔ２ ）のみオン
状態のままにし、他のデータ側椰動電極に接続されたＭ
ＯＳトランジスタＮｔ１〜Ｎ ｔ ｊ（Ｎ ｔ ２を除
く）をオフ状態に切換える。また、同時に、走査側Ｐ−
ａｈ高耐圧ＭＯ８ＩＣ４０，５０内の全ＭＯ８）ランジ
スタＰＴ１〜ＰＴｉ をオン状態にする。データ側の選
択電極の電荷は、オン状態のデータ側Ｎ−ｃｈ高耐圧Ｍ
Ｏ８ＩＣ６０内のＭＯＳトランジスタＮｔ２と走査側Ｐ
ａｈ高耐圧ＭＯ８ＩＣ４０゜５０内の全ＭＣ）Ｓ）ラ
ンジスタＰＴｔ〜Ｐ、Ｔｉ及び書込み駆動回路１００内
のダイオード１０１による接地ループ形成で放電する。
−ｃｈ高耐圧ＭＯ３ＩＣ２０，３０内の全ＭＯ８）ラン
ジスタＮＴ１〜ＮＴｉをオフ状態にして、かつデータ側
Ｎｃｈ高耐圧ＭＯ８ＩＣ６０内では、Ｎ−ａｈフィール
ドの場合とは逆に、選択されたデータ側駆動電極に接続
されたＭＯＳトランジスタ（例えばＮｔ２ ）のみオン
状態のままにし、他のデータ側椰動電極に接続されたＭ
ＯＳトランジスタＮｔ１〜Ｎ ｔ ｊ（Ｎ ｔ ２を除
く）をオフ状態に切換える。また、同時に、走査側Ｐ−
ａｈ高耐圧ＭＯ８ＩＣ４０，５０内の全ＭＯ８）ランジ
スタＰＴ１〜ＰＴｉ をオン状態にする。データ側の選
択電極の電荷は、オン状態のデータ側Ｎ−ｃｈ高耐圧Ｍ
Ｏ８ＩＣ６０内のＭＯＳトランジスタＮｔ２と走査側Ｐ
ａｈ高耐圧ＭＯ８ＩＣ４０゜５０内の全ＭＣ）Ｓ）ラ
ンジスタＰＴｔ〜Ｐ、Ｔｉ及び書込み駆動回路１００内
のダイオード１０１による接地ループ形成で放電する。
そして次に、引上げ充電駆動回路９０をオン状態にして
、走査側電極（Ｘ）をすべて１／２ ＶＭ＝ ３０Ｖの
電位に引上げる。この時、走査側Ｎ−ｃｈ高耐圧ＭＯ８
ＩＣ２０，３０内の全ＭＯＳトランジスタＮ Ｔ １
” Ｎ Ｔ ｉはオフ状態にしておく。この結果、走査
側電極（Ｘ）を中心に考えると、選択されたデータ側電
極（Ｔ２ ）は−３０Ｖ、非選択電極（Ｙｊ、、）は＋
３０Ｖとなる。
、走査側電極（Ｘ）をすべて１／２ ＶＭ＝ ３０Ｖの
電位に引上げる。この時、走査側Ｎ−ｃｈ高耐圧ＭＯ８
ＩＣ２０，３０内の全ＭＯＳトランジスタＮ Ｔ １
” Ｎ Ｔ ｉはオフ状態にしておく。この結果、走査
側電極（Ｘ）を中心に考えると、選択されたデータ側電
極（Ｔ２ ）は−３０Ｖ、非選択電極（Ｙｊ、、）は＋
３０Ｖとなる。
第２段階Ｔ’３１ １１書込み駆動期間選択された走査
側電極がＸ２であるとすると、走査側Ｐ−ｃｈ高耐圧Ｉ
Ｃ５０内のＸ２に接続されたＭＯ８’）ランジスタＰＴ
２のみをオン状態のままとして、他をオフ状態に切換え
る。また、偶数ライン側の走査側Ｎ−ｃｈ高耐圧ＭＯ８
ＩＣ３０内の全ＭＯ８）ランジスタＮＴ２〜ＮＴｉ を
オフ状態に保ち、対向する奇数ライン側の走査側Ｎｃｈ
高耐圧ＭＯ８ＩＣ２０内の全ＭＯ８）ランジスタＮ Ｔ
１〜Ｎ Ｔ ｉ −１をオン状態に切換える。そして
、書込み駆動回路１００（電圧ＶＷ−１９０ｖとｌＶＭ
＝３０Ｖの和）をオン状態にして、オン状態のＭＯＳト
ランジスタＰＴ２を介して走査側電１２［２２０Ｖの電
圧を供給する。一方、この時ソース電位切換え回路１１
０は１／２ｖＭ−３０ｖの電圧に切換えられ、奇数ライ
ン側のＮ−ｃｈ高耐圧ＭＯ８ＩＣ２０内のソース電位を
３０Ｖとして、奇数側の走査側電極を＋３０Ｖに引下げ
る。これによって、容量結合の性質から選択されたデー
タ側駆動電極Ｙ２は一２２０■に引下げられ、非選択の
データ電極Ｙｊ、ば一１６０ｖに引下げられる。
側電極がＸ２であるとすると、走査側Ｐ−ｃｈ高耐圧Ｉ
Ｃ５０内のＸ２に接続されたＭＯ８’）ランジスタＰＴ
２のみをオン状態のままとして、他をオフ状態に切換え
る。また、偶数ライン側の走査側Ｎ−ｃｈ高耐圧ＭＯ８
ＩＣ３０内の全ＭＯ８）ランジスタＮＴ２〜ＮＴｉ を
オフ状態に保ち、対向する奇数ライン側の走査側Ｎｃｈ
高耐圧ＭＯ８ＩＣ２０内の全ＭＯ８）ランジスタＮ Ｔ
１〜Ｎ Ｔ ｉ −１をオン状態に切換える。そして
、書込み駆動回路１００（電圧ＶＷ−１９０ｖとｌＶＭ
＝３０Ｖの和）をオン状態にして、オン状態のＭＯＳト
ランジスタＰＴ２を介して走査側電１２［２２０Ｖの電
圧を供給する。一方、この時ソース電位切換え回路１１
０は１／２ｖＭ−３０ｖの電圧に切換えられ、奇数ライ
ン側のＮ−ｃｈ高耐圧ＭＯ８ＩＣ２０内のソース電位を
３０Ｖとして、奇数側の走査側電極を＋３０Ｖに引下げ
る。これによって、容量結合の性質から選択されたデー
タ側駆動電極Ｙ２は一２２０■に引下げられ、非選択の
データ電極Ｙｊ、ば一１６０ｖに引下げられる。
選択された走査側電極が奇数ラインの場合は、走査側Ｐ
−ｃｈ高耐圧ＭＯ８ＩＣ４０内の選択された走査電極に
接続された１つのＭＯ８）ランジスタと対向する走査側
Ｎ−ａｈ高耐圧ＭＯ８ＩＣ３０が 内の全ＭＯ８）ランジスタＮ Ｔ ２− Ｎ Ｔ １Ｉ
ｌＸオン状態となる。
−ｃｈ高耐圧ＭＯ８ＩＣ４０内の選択された走査電極に
接続された１つのＭＯ８）ランジスタと対向する走査側
Ｎ−ａｈ高耐圧ＭＯ８ＩＣ３０が 内の全ＭＯ８）ランジスタＮ Ｔ ２− Ｎ Ｔ １Ｉ
ｌＸオン状態となる。
以上の第１段階から第３段階の駆動を、走査側電極Ｘ１
〜Ｘｉ壕で順次駆動することによってＰ−ｃｈフィール
ドの駆動を完〒する０第７図のタイムチャートに明らか
なように、結局選択交点絵素には、Ｎ−ｃｈフィールド
とＰ−ｃｈフィールドとで極性を反転した、発光に充分
な書込み電圧ＶＷ＋−ＶＭ（＝２２０Ｖ）が加わる。
〜Ｘｉ壕で順次駆動することによってＰ−ｃｈフィール
ドの駆動を完〒する０第７図のタイムチャートに明らか
なように、結局選択交点絵素には、Ｎ−ｃｈフィールド
とＰ−ｃｈフィールドとで極性を反転した、発光に充分
な書込み電圧ＶＷ＋−ＶＭ（＝２２０Ｖ）が加わる。
つまり、ＮｃｈフィールドとＰ−ｃｈフィールドの２フ
イールドによって、薄膜ＥＬ表示装置に必要とされる交
流サイクルを閉じる。非選択絵素にはここにおいて、正
、負の書込みパルスが加えられるタイミング関係は、い
ずれの走査側電極においても同じであり、予備充電電圧
によるＤＣ電圧もＮ−ｃｈフィールドとｐ−Ｃｈフィー
ルドによってキャンセルされる０ しかしながら、以上に説明した第４図の回路構成の場合
、走査側のＮ ｃｈＭＯ８ＩＣの論理回路とＰ−ｃｈ
ＭＯＳ Ｉ’Ｃの論理回路のソース電位が、それぞれデ
ータ側Ｎ−ｃｈＭＯ８Ｉｃの論理回路のソース電位と異
なる為に、走査側の２つの論理回路の為のそれぞれのフ
ローティング出力の電源１２０．１４０と論理信号を伝
達する素子（ホト・カプラ）１３０．１！５０が必要と
なるだけでなく、−査側論理回路のノイズによる誤動作
も起きやすいなどの問題点がある。
イールドによって、薄膜ＥＬ表示装置に必要とされる交
流サイクルを閉じる。非選択絵素にはここにおいて、正
、負の書込みパルスが加えられるタイミング関係は、い
ずれの走査側電極においても同じであり、予備充電電圧
によるＤＣ電圧もＮ−ｃｈフィールドとｐ−Ｃｈフィー
ルドによってキャンセルされる０ しかしながら、以上に説明した第４図の回路構成の場合
、走査側のＮ ｃｈＭＯ８ＩＣの論理回路とＰ−ｃｈ
ＭＯＳ Ｉ’Ｃの論理回路のソース電位が、それぞれデ
ータ側Ｎ−ｃｈＭＯ８Ｉｃの論理回路のソース電位と異
なる為に、走査側の２つの論理回路の為のそれぞれのフ
ローティング出力の電源１２０．１４０と論理信号を伝
達する素子（ホト・カプラ）１３０．１！５０が必要と
なるだけでなく、−査側論理回路のノイズによる誤動作
も起きやすいなどの問題点がある。
〈発明の目的〉
本発明は上記の点に鑑みてなされたものであり、走査側
のＮ−ｃｈＭＯ８Ｉｃのソース端子を接地する事により
、フローティング出力の論理回路用電源の一部と論理信
号の伝達素子の一部を削減し、ノイズによる論理回路の
誤動作を防止し、ノイズマージンを高め、駆動装置とし
ての信頼性を向上させることができる方法を提供するも
のである。
のＮ−ｃｈＭＯ８Ｉｃのソース端子を接地する事により
、フローティング出力の論理回路用電源の一部と論理信
号の伝達素子の一部を削減し、ノイズによる論理回路の
誤動作を防止し、ノイズマージンを高め、駆動装置とし
ての信頼性を向上させることができる方法を提供するも
のである。
〈実施例〉
第１図及び第８図に、本発明における駆動回路構成例を
示す。
示す。
第１図に於て、２１０は薄膜ＥＬ表示装置を示し、この
図ではＸ方向電極を走査側電極とし、Ｙ方向電極をデー
タ側電極として、電極のみを示している。２２０，２３
０は、Ｘ方向電極の奇数ラインと偶数ラインにそれぞれ
対応する走査側Ｎ−ｃｈ高耐圧ＭＯ８Ｉ’Ｃで、２２１
，２３１は各ＩＣ中のシフトレジスタ等の論理回路であ
る。
図ではＸ方向電極を走査側電極とし、Ｙ方向電極をデー
タ側電極として、電極のみを示している。２２０，２３
０は、Ｘ方向電極の奇数ラインと偶数ラインにそれぞれ
対応する走査側Ｎ−ｃｈ高耐圧ＭＯ８Ｉ’Ｃで、２２１
，２３１は各ＩＣ中のシフトレジスタ等の論理回路であ
る。
２４０．２５０は同走査側Ｐ−ａｈ高耐圧ＭＯ８ＩＣで
、２４１，２５１は各ＩＣ中のシフトレジスタ等の論理
回路である０２６０はデータ側Ｎ−ｃｈ高耐圧ＭＯ８Ｉ
Ｃで、２６１はＩＣ中のシフトレジスタ等の論理回路で
ある。２．７０はデータ側のダイオードアレイを示し、
これはデータ側駆動線の分離及びスイッチング素子の逆
ノくイアス保護をする。２８０は予備光−駆動回路、２
９０は引上げ充電駆動回路、３００は書込み駆動回路で
ある。
、２４１，２５１は各ＩＣ中のシフトレジスタ等の論理
回路である０２６０はデータ側Ｎ−ｃｈ高耐圧ＭＯ８Ｉ
Ｃで、２６１はＩＣ中のシフトレジスタ等の論理回路で
ある。２．７０はデータ側のダイオードアレイを示し、
これはデータ側駆動線の分離及びスイッチング素子の逆
ノくイアス保護をする。２８０は予備光−駆動回路、２
９０は引上げ充電駆動回路、３００は書込み駆動回路で
ある。
また、第８図に於て、３１０は走査側Ｐ−ａｈＩＣ用電
源、３２０は走査側Ｐ−ｃｈＩＣ用信号伝達素子、３３
０はデータ側、走査側Ｎ−ｃｈＩＣ用電源、３４０はタ
イミング・コントロール基板ｆある。
源、３２０は走査側Ｐ−ｃｈＩＣ用信号伝達素子、３３
０はデータ側、走査側Ｎ−ｃｈＩＣ用電源、３４０はタ
イミング・コントロール基板ｆある。
第９図に各回路部及び各素子のオン・オフタイミング、
第１０図に第１図中の絵素Ｃ，Ｄを代表例とする印加電
圧波形を示す。
第１０図に第１図中の絵素Ｃ，Ｄを代表例とする印加電
圧波形を示す。
次に、この回路の動作を、絵素Ｃを含む走査側電極Ｘ２
を選択走査側電極とする場合を例として説明する。
を選択走査側電極とする場合を例として説明する。
本駆動回路では、１フイールド毎に絵素に印加される電
圧の極性を反転して駆動される。第１のフィールドをＮ
ｃｈフィールド、ｇ、２のフィールドをＰ−ｃｈフィ
ールドと呼ぶ。
圧の極性を反転して駆動される。第１のフィールドをＮ
ｃｈフィールド、ｇ、２のフィールドをＰ−ｃｈフィ
ールドと呼ぶ。
走査側Ｎ−ｃｈＭＯ８ＩＣ２２０、２３０内のすべての
ＭＯ８）ランジスタＮ Ｔ ｔ〜ＮＴｉ をオン状態に
する。同時に予備充電駆動回路２８０（電イオードアレ
イ２７０を介してパネル全面を充電する。
ＭＯ８）ランジスタＮ Ｔ ｔ〜ＮＴｉ をオン状態に
する。同時に予備充電駆動回路２８０（電イオードアレ
イ２７０を介してパネル全面を充電する。
この時、データ側Ｎ−ｃ ｈ ＭＯ８Ｉ Ｃ２６０内の
全ＭＯ８）ランジスタＮｔ１〜ＮｔＪ及び走査側Ｐ−ｃ
ｈＭＯ８ＩＣ２４０，２５０内の全ＭＯＳトランジスタ
ＰＴ１〜ＰＴ−ｉはすべてオフ状態に保たれる。
全ＭＯ８）ランジスタＮｔ１〜ＮｔＪ及び走査側Ｐ−ｃ
ｈＭＯ８ＩＣ２４０，２５０内の全ＭＯＳトランジスタ
ＰＴ１〜ＰＴ−ｉはすべてオフ状態に保たれる。
Ｎ−ｃｈフィールド第第２陪
げ充電期間
次に走査側Ｎ−ｃｈＭＯ８ ＩＣ２２０，２３０内の全
ＭＯＳトランジスタＮＴ １〜ＮＴｉをオフ状態にして
、かつデータ側Ｎ−ｃｈ ＭＯ Ｓ Ｉ Ｃ’ ２ ６
０内の選択されたデータ側電極に接続されたＭＯ８）
ランジスタのみオフ状態のままにし、他のデータ側駆動
電極に接続されたＭＯ８）ランジスタをオン状態に切り
換える。また同時に、走査側Ｐ−ｃｈＭＯ８ ＩＣ２４
０，２５０内の全ＭＯ８）ランジスタＰＴ＋〜ＰＴｉを
オンにする。
ＭＯＳトランジスタＮＴ １〜ＮＴｉをオフ状態にして
、かつデータ側Ｎ−ｃｈ ＭＯ Ｓ Ｉ Ｃ’ ２ ６
０内の選択されたデータ側電極に接続されたＭＯ８）
ランジスタのみオフ状態のままにし、他のデータ側駆動
電極に接続されたＭＯ８）ランジスタをオン状態に切り
換える。また同時に、走査側Ｐ−ｃｈＭＯ８ ＩＣ２４
０，２５０内の全ＭＯ８）ランジスタＰＴ＋〜ＰＴｉを
オンにする。
データ側の非選択電極の電荷は、オン状態のデータ側Ｎ
−ｃｈＭＯ８ ＩＣ２６０内のＭＯ８ ）ランジスタと
走査側Ｐ−ｃｈＭＯ８ ＩＣ２４０，２５０内の全ＭＯ
ＳトランジスタＰＴＩ〜ＰＴ□及び書込み駆動回路３０
０内のダイオード３０１による接地ループ形式で放電す
る。
−ｃｈＭＯ８ ＩＣ２６０内のＭＯ８ ）ランジスタと
走査側Ｐ−ｃｈＭＯ８ ＩＣ２４０，２５０内の全ＭＯ
ＳトランジスタＰＴＩ〜ＰＴ□及び書込み駆動回路３０
０内のダイオード３０１による接地ループ形式で放電す
る。
次に走査側Ｐ−ｃｈＭＯ８Ｉｃ内の全ＭＯＳトランジス
タ及び引き上げ充電駆動回路２ ９ 、０をオン状態に
して、走査側電極をすべて”／２ＶＭ（３，ＯＶ）の電
位に引き上げる。この時、走査側Ｎ−ｃｈＭＯｓＩＣ内
の全ＭＯ８）ランジスタは、オフ状態にしておく。この
結果、走査側電極を中心に考えると、選択されたデータ
側電極は＋３０Ｖ、非選択電極は一３０Ｖの状態にある
。
タ及び引き上げ充電駆動回路２ ９ 、０をオン状態に
して、走査側電極をすべて”／２ＶＭ（３，ＯＶ）の電
位に引き上げる。この時、走査側Ｎ−ｃｈＭＯｓＩＣ内
の全ＭＯ８）ランジスタは、オフ状態にしておく。この
結果、走査側電極を中心に考えると、選択されたデータ
側電極は＋３０Ｖ、非選択電極は一３０Ｖの状態にある
。
選択された走査側電極がＸ２であるとすると、走査側Ｎ
−ｃｈＭＯ８ Ｉ Ｃ ２ ３ ０内ノＸ ２に接続さ
れたＭＯＳトランジスタＮＴ２のみをオン状態に切シ換
え、同時に偶数側Ｐ ｃｈＭＯ８ ＩＣ２５０内の全Ｍ
ＯＳトランジスタＰ Ｔ ２〜ＰＴｉをオフ状態にする
。この時、対向する奇数ライン側のＰ−ａｈ ＭＯ８
Ｉ Ｃ ２ ４ ０内の全ＭＯＳトランジスタＰ Ｔ
１ □ Ｐ Ｔ ４−１はオン状態にする。この時に書
込み駆動回路３００をオン状態にする事により、奇数ラ
イン側Ｐ−ｃｈ ＭＯ８ Ｉ Ｃ ２ ４ ０内の全Ｍ
ＯＳトランジスタＰＴ＋〜Ｆ’Ｔｉ，−０を介してすべ
ての奇数番目走査電極がＶＷ（１９０Ｖ）に引き上げら
れる。これによって、容量結合の性質から、データ側選
択駆動電極は、ＶＷ＋１／２ＶＭ（２２０Ｖ）に引き上
げられ、データ側非選択電極は、ＶＷ−１／２ｖＭ（１
６０Ｖ）に引き上げられる。
−ｃｈＭＯ８ Ｉ Ｃ ２ ３ ０内ノＸ ２に接続さ
れたＭＯＳトランジスタＮＴ２のみをオン状態に切シ換
え、同時に偶数側Ｐ ｃｈＭＯ８ ＩＣ２５０内の全Ｍ
ＯＳトランジスタＰ Ｔ ２〜ＰＴｉをオフ状態にする
。この時、対向する奇数ライン側のＰ−ａｈ ＭＯ８
Ｉ Ｃ ２ ４ ０内の全ＭＯＳトランジスタＰ Ｔ
１ □ Ｐ Ｔ ４−１はオン状態にする。この時に書
込み駆動回路３００をオン状態にする事により、奇数ラ
イン側Ｐ−ｃｈ ＭＯ８ Ｉ Ｃ ２ ４ ０内の全Ｍ
ＯＳトランジスタＰＴ＋〜Ｆ’Ｔｉ，−０を介してすべ
ての奇数番目走査電極がＶＷ（１９０Ｖ）に引き上げら
れる。これによって、容量結合の性質から、データ側選
択駆動電極は、ＶＷ＋１／２ＶＭ（２２０Ｖ）に引き上
げられ、データ側非選択電極は、ＶＷ−１／２ｖＭ（１
６０Ｖ）に引き上げられる。
選択された走査側電極が奇数番目の時は、偶数番目の方
の走査側Ｐ−ｃ ｈ ＭＯ８ Ｉ Ｃ’２ ５ ０内の
全ＭＯ８ ）ランジスタＰＴ２〜ＰＴｊをオン状態にす
る事によシ、すべての偶数側走査電極がＶＷ（１９０Ｖ
）に引き上げられる。
の走査側Ｐ−ｃ ｈ ＭＯ８ Ｉ Ｃ’２ ５ ０内の
全ＭＯ８ ）ランジスタＰＴ２〜ＰＴｊをオン状態にす
る事によシ、すべての偶数側走査電極がＶＷ（１９０Ｖ
）に引き上げられる。
以上の第１段階から第３段階までの駆動を、走査側電極
ＸｌからＸｉまで順次行なう事によってＮ−ａｈフィー
ルドの駆動を完了し、次にＰ−ｃｈフィール・ドの駆動
を始める。
ＸｌからＸｉまで順次行なう事によってＮ−ａｈフィー
ルドの駆動を完了し、次にＰ−ｃｈフィール・ドの駆動
を始める。
この予備充電期間は、Ｎ−ｃｈフィールド第１段階と全
く同様に行う。
く同様に行う。
Ｐ−ａｈフィールド第第２陪
げ充電期間
次に走査側Ｎ−ｃｈＭＯ８ ＩＣ２２０，２３０内の全
ＭＯ８）ランジスタＮ Ｔ ｌ”’− Ｎ Ｔ ｉ を
オフ状態にし、データ側Ｎ−ｃｈＭＯ８ Ｉ Ｃ ２
６ ０内の選 ・択されたデータ側駆動電極に接続され
たＭＯ８）ランジスタのみオン状態にして、他のデータ
側駆動電極に接続されたＭＯＳトランジスタをオフ状態
に切換える。また同時に、走査側ＰーｃｈＭＯ８ＩＣ２
４０，２５０内の全ＭＯ８）ランジスタＰＴ＋〜ＰＴｉ
をオン状態にする。データ側の選択電極の電荷はオン状
態のデータ側ＮーｃｈＭＯ８ＩＣ２６０内のＭＯ８）ラ
ンジスタと走査側Ｐ−ｃｈＭＯ８ ＩＣ２４０，２５０
内の全ＭＯ８）ランジスタＰ Ｔ １〜ＰＴｉ及び書込
み駆動回路３００内のダイオード３０１による接地ルー
プ形式で放電する。
ＭＯ８）ランジスタＮ Ｔ ｌ”’− Ｎ Ｔ ｉ を
オフ状態にし、データ側Ｎ−ｃｈＭＯ８ Ｉ Ｃ ２
６ ０内の選 ・択されたデータ側駆動電極に接続され
たＭＯ８）ランジスタのみオン状態にして、他のデータ
側駆動電極に接続されたＭＯＳトランジスタをオフ状態
に切換える。また同時に、走査側ＰーｃｈＭＯ８ＩＣ２
４０，２５０内の全ＭＯ８）ランジスタＰＴ＋〜ＰＴｉ
をオン状態にする。データ側の選択電極の電荷はオン状
態のデータ側ＮーｃｈＭＯ８ＩＣ２６０内のＭＯ８）ラ
ンジスタと走査側Ｐ−ｃｈＭＯ８ ＩＣ２４０，２５０
内の全ＭＯ８）ランジスタＰ Ｔ １〜ＰＴｉ及び書込
み駆動回路３００内のダイオード３０１による接地ルー
プ形式で放電する。
次に走査側Ｐ −ｃ ｈ ＭＯ Ｓ Ｉ Ｃ内の全ＭＯ
８）ランジスタ及び引き上げ充電駆動回路２９０をオン
状態にして、走査側電極をすべて１／２ｖＭ（３０ｖ）
の電位−に引き上げる。この時、走査側Ｎ−ｃｈＭＯ８
ＩＣ内の全ＭＯ８）ランジスタはオフ状態にしておく。
８）ランジスタ及び引き上げ充電駆動回路２９０をオン
状態にして、走査側電極をすべて１／２ｖＭ（３０ｖ）
の電位−に引き上げる。この時、走査側Ｎ−ｃｈＭＯ８
ＩＣ内の全ＭＯ８）ランジスタはオフ状態にしておく。
このときの電位状態を第１１図（ａ）に示す。
次に、第３段階Ｔ３′でソース電位に引き下げるこの時
、オンしたＮ−ｃｈＭＯ８ トランジスタと接続されて
いない走査側Ｐ−ｃｈＭＯ８ トランジスタの全部、ま
たはその一部（多数個）をオンすることによって、非選
択データ側電極ＹｌｌＹ３１・・・。
、オンしたＮ−ｃｈＭＯ８ トランジスタと接続されて
いない走査側Ｐ−ｃｈＭＯ８ トランジスタの全部、ま
たはその一部（多数個）をオンすることによって、非選
択データ側電極ＹｌｌＹ３１・・・。
Ｙｊの電位を６０Ｖに保つ。
このときの電位状態を第１１図（ｂ）に示す。なお、同
図に於いて、ＸＲは、上記のオンされた数個のＮ−ｃｈ
ＭＯ８）ランジスタに接続されている複数の走査側電極
を示す。
図に於いて、ＸＲは、上記のオンされた数個のＮ−ｃｈ
ＭＯ８）ランジスタに接続されている複数の走査側電極
を示す。
Ｐ−ｃｈフィールド第第３陪
選択された走査側電極がＸ２であるとすると、走査側Ｐ
−ｃｈＭＯ８ ＩＣ２５０内のＸ２に接続されたＭＯ８
）ランジスタＰＴ２のみをオン状態に切り換え、書込み
駆動回路３００によってＶＷ＋’／２ＶＭ（２２０Ｖ）
の電圧を印加し、同時に第２段階Ｔ２’で選択した数個
の走査側Ｎ−ｃｈＭＯｓトランジスタとデータ側Ｎ−ａ
ｈ ＭＯ８ Ｉ Ｃ ２ ６ ０内の選択されたＭＯ８
）ランジスタをオン状態にする事によシ、Ｎ−ａｈフィ
ールド第３段階の時とは逆向きの極性で、書込み電圧を
印加する。この時、選択された数個の走査側ＮーｃｈＭ
Ｏｓトランジスタ以外の走査側Ｎ−ｃｈＭＯｓ）ランジ
スタ及び奇数側Ｐ−ｃｈ ＭＯ３ Ｉ Ｃ ２ ４ ０
内の全ＭＯ８）ランジスタはオフ状態に保たれる。これ
によって容量結合の性質から、選択されたデータ側電極
は（＝−１６０Ｖ）に引き下げられる。
−ｃｈＭＯ８ ＩＣ２５０内のＸ２に接続されたＭＯ８
）ランジスタＰＴ２のみをオン状態に切り換え、書込み
駆動回路３００によってＶＷ＋’／２ＶＭ（２２０Ｖ）
の電圧を印加し、同時に第２段階Ｔ２’で選択した数個
の走査側Ｎ−ｃｈＭＯｓトランジスタとデータ側Ｎ−ａ
ｈ ＭＯ８ Ｉ Ｃ ２ ６ ０内の選択されたＭＯ８
）ランジスタをオン状態にする事によシ、Ｎ−ａｈフィ
ールド第３段階の時とは逆向きの極性で、書込み電圧を
印加する。この時、選択された数個の走査側ＮーｃｈＭ
Ｏｓトランジスタ以外の走査側Ｎ−ｃｈＭＯｓ）ランジ
スタ及び奇数側Ｐ−ｃｈ ＭＯ３ Ｉ Ｃ ２ ４ ０
内の全ＭＯ８）ランジスタはオフ状態に保たれる。これ
によって容量結合の性質から、選択されたデータ側電極
は（＝−１６０Ｖ）に引き下げられる。
このときの電位状態を第１１図（ｃ）に示す。図に示す
ように選択絵素Ｃには２２０ｖの電圧が印加され発光す
る。一方、選択走査側電極上の非選択絵素Ｅには、しき
い値以下の１ ６ ０ＶＬか印加されず非発光となる。
ように選択絵素Ｃには２２０ｖの電圧が印加され発光す
る。一方、選択走査側電極上の非選択絵素Ｅには、しき
い値以下の１ ６ ０ＶＬか印加されず非発光となる。
選択された走査側電極が奇数番目の時は、奇数ライン側
の走査側Ｐ−Ｃｈ ＭＯ８ Ｉ Ｃ ２ ４ ０内の選
択された走査側電極に接続されたＭＯ３）ランジスタと
、走査側Ｎ−ｃｈＭＯ８ Ｉ Ｃ ２ ２ ０ 、 ２
３ ０内の複数のＭＯ８ ）ランジスタと、データ側
の選択されだＮ−ｃｈＭＯｓトランジスタとをオンする
事により書込み電圧を印加する。
の走査側Ｐ−Ｃｈ ＭＯ８ Ｉ Ｃ ２ ４ ０内の選
択された走査側電極に接続されたＭＯ３）ランジスタと
、走査側Ｎ−ｃｈＭＯ８ Ｉ Ｃ ２ ２ ０ 、 ２
３ ０内の複数のＭＯ８ ）ランジスタと、データ側
の選択されだＮ−ｃｈＭＯｓトランジスタとをオンする
事により書込み電圧を印加する。
以上の第１段階から第３段階の駆動を、走査側電極Ｘｒ
からＸｉまで、順次駆動する事によってＰ−ａｈフィー
ルドの駆動を完了する。
からＸｉまで、順次駆動する事によってＰ−ａｈフィー
ルドの駆動を完了する。
第１０図のタイムチャートに明らかなように、結局、選
択交点絵素には、Ｎ−ｃｈフィールドとＰ−ｃｈフィー
ルドとで極性を反転させた発光に充分な書込み電圧Ｖ
Ｗ ＋１／２ ＶＭ （ ＝ ２ ２ ０ Ｖ ）の交
流パルスが印加される。非選択交点の絵素には発光しき
い値以下であシ、との絵素は発光しない。
択交点絵素には、Ｎ−ｃｈフィールドとＰ−ｃｈフィー
ルドとで極性を反転させた発光に充分な書込み電圧Ｖ
Ｗ ＋１／２ ＶＭ （ ＝ ２ ２ ０ Ｖ ）の交
流パルスが印加される。非選択交点の絵素には発光しき
い値以下であシ、との絵素は発光しない。
このように、前記の方法によって書込みパルスを印加す
る事によシ、印加波形は同一にもかかわらず、回路構成
上の部品点数の削減及びノイズに起因する誤動作の防止
をはかる事ができる。
る事によシ、印加波形は同一にもかかわらず、回路構成
上の部品点数の削減及びノイズに起因する誤動作の防止
をはかる事ができる。
第１２図に、Ｐ−ｃｈフィールドでの走査側引き下げラ
イン数をパラメータにした時の発光絵素数と非発光絵素
の印加電圧との関係のグラフを示す。
イン数をパラメータにした時の発光絵素数と非発光絵素
の印加電圧との関係のグラフを示す。
〈発明の効果〉
本発明によれば、走査側電極の駆動回路として、Ｎ−ｃ
ｈＭＯｓドライバとＰ−ｃｈＭＯｓドライバを備えたフ
ィールド反転駆動を提供した特願昭５９−６６１６６ｒ
薄膜Ｅ Ｌ表示装置の駆動装置」の回路構成上、必要な
複数の出力絶縁型の論理回路用電源及び信号伝達素子の
数を半減でき、また信号系のノイズに起因する誤動作の
起きにくい信頼性の高い駆動回路を提供できる。
ｈＭＯｓドライバとＰ−ｃｈＭＯｓドライバを備えたフ
ィールド反転駆動を提供した特願昭５９−６６１６６ｒ
薄膜Ｅ Ｌ表示装置の駆動装置」の回路構成上、必要な
複数の出力絶縁型の論理回路用電源及び信号伝達素子の
数を半減でき、また信号系のノイズに起因する誤動作の
起きにくい信頼性の高い駆動回路を提供できる。
第１図及び第８図は本発明における駆動回路構成例を示
すブロック図、第２図は薄膜ＥＬ表示装置の一部切欠き
斜視図、第３図は薄膜ＥＬ表示装置の印加電圧−輝度特
性図、第４図及び第５図は従来の駆動回路構成例を示す
ブロック図、第６図は第４図の動作を説明する各部のオ
ン・オフタイミンク図、第一０図は第４図中の絵素Ａ、
Ｂの印加電圧波形を示すタイムチャート、第９図は第１
図の動作を説明する各部のオン・オフタイミング図、第
１０図は第１図中の絵素Ｃ，Ｄの印加電圧波形を示すタ
イムチャート、第１１図（ａ） 、 （ｂ） 、 （ｃ
）は第１図の動作説明に供する電極電位状態図、第１２
図はＰ−ｃｈフィールドの書込み駆動時に引き下げる走
査ライン数をパラメータとした時の非発光絵素の印加電
圧と発光絵素数との関係を示す図である。 符号の説明 １・・・ガラス基板、２・・・透明電極、３，３′・・
・絶縁層、４・・・発光層、５・・・背面電極、２１０
・・・薄膜ＥＬ表示装置、２２０，２３０・・・走査側
高耐圧Ｎ−ｃｈＭＯ８ＩＣ，２４０、２５０−走査側高
耐圧Ｐ−ａｈ ＩＣ，２２１，２３１，２４１，２５１
，２６１・・・論理回路、２６０・・データ側高耐圧Ｍ
Ｏ８ＩＣ。 ２７０・・・データ側ダイオードアレイ、２８０・・・
予備充電駆動回路、２９０・・・引き上げ充電駆動回路
、３００・・・ｍみ駆動回路、３１０・・・走査側Ｐ−
ｃｈＩＣ用電源、３２０・・・走査側Ｐ−ｃｈＩＣ用信
号伝達素子、３３０・・・データ側、走査側Ｎ−ｃｈＩ
Ｃ用電源、３４０・・タイミング・コントロール基板。 代理人 弁理士 福 士 愛 彦（他２名）第２１ 第
３図 、第５図 ３３０ 第８図 え蚤例’ＨＡ／−ｃｈ ％Ｉ６＃ＩＥＩｋＩＯ！；Ｉｃ ２１’ＯＮＴｔ〜Ｎ７
１−／−口）−カニ」−％ワ壇。ｓｔｃ ｚ４ｏ ｐｒ
ｔ〜ｐａｒｔ−ｔ ｌ仕丁ワデー１第９図（ａ） ７ｆ、９ 図（ｂ） 第ｎ図 第１１図 ＄−１光祿鴬 ｔｏｏ ｇυ ３００ ４０ｏ ａ ♀ト茫痢ト鴬数 第１２図
すブロック図、第２図は薄膜ＥＬ表示装置の一部切欠き
斜視図、第３図は薄膜ＥＬ表示装置の印加電圧−輝度特
性図、第４図及び第５図は従来の駆動回路構成例を示す
ブロック図、第６図は第４図の動作を説明する各部のオ
ン・オフタイミンク図、第一０図は第４図中の絵素Ａ、
Ｂの印加電圧波形を示すタイムチャート、第９図は第１
図の動作を説明する各部のオン・オフタイミング図、第
１０図は第１図中の絵素Ｃ，Ｄの印加電圧波形を示すタ
イムチャート、第１１図（ａ） 、 （ｂ） 、 （ｃ
）は第１図の動作説明に供する電極電位状態図、第１２
図はＰ−ｃｈフィールドの書込み駆動時に引き下げる走
査ライン数をパラメータとした時の非発光絵素の印加電
圧と発光絵素数との関係を示す図である。 符号の説明 １・・・ガラス基板、２・・・透明電極、３，３′・・
・絶縁層、４・・・発光層、５・・・背面電極、２１０
・・・薄膜ＥＬ表示装置、２２０，２３０・・・走査側
高耐圧Ｎ−ｃｈＭＯ８ＩＣ，２４０、２５０−走査側高
耐圧Ｐ−ａｈ ＩＣ，２２１，２３１，２４１，２５１
，２６１・・・論理回路、２６０・・データ側高耐圧Ｍ
Ｏ８ＩＣ。 ２７０・・・データ側ダイオードアレイ、２８０・・・
予備充電駆動回路、２９０・・・引き上げ充電駆動回路
、３００・・・ｍみ駆動回路、３１０・・・走査側Ｐ−
ｃｈＩＣ用電源、３２０・・・走査側Ｐ−ｃｈＩＣ用信
号伝達素子、３３０・・・データ側、走査側Ｎ−ｃｈＩ
Ｃ用電源、３４０・・タイミング・コントロール基板。 代理人 弁理士 福 士 愛 彦（他２名）第２１ 第
３図 、第５図 ３３０ 第８図 え蚤例’ＨＡ／−ｃｈ ％Ｉ６＃ＩＥＩｋＩＯ！；Ｉｃ ２１’ＯＮＴｔ〜Ｎ７
１−／−口）−カニ」−％ワ壇。ｓｔｃ ｚ４ｏ ｐｒ
ｔ〜ｐａｒｔ−ｔ ｌ仕丁ワデー１第９図（ａ） ７ｆ、９ 図（ｂ） 第ｎ図 第１１図 ＄−１光祿鴬 ｔｏｏ ｇυ ３００ ４０ｏ ａ ♀ト茫痢ト鴬数 第１２図
Claims (1)
- １、ＥＬ層を、互いに交差する方向に配列された走査側
電極とデータ側電極間に介設した薄膜ＥＬ表示装置の駆
動回路として、走査側電極に、ソース端子を接地したＮ
−ｃ ｈ高耐圧ドライバと、ソース端子を走査側共通
線を介して引き上げ充電駆動回路、書込み駆動回路に接
続した°Ｐ−ａｈ高耐圧ドライバの両方のドレイン端子
を接続シ、データ側電極に、ソース端子を接地したＮ＝
ｃｈ高耐圧ドライバのドレイン端子と、゛アノード共通
端子をデータ側共通線を介して予備充電駆動回路に接続
したダイオードアレイのカソード端子を接続した駆動回
路において、前記走査側Ｎ−ａｈ高耐圧ドライバの選択
された１つのＭＯＳトランジスタと、対向する走査側電
極のＰ−ｃｈ高耐圧ドライバの全ＭＯ８）ランジスタを
オン状態にする駆動と一前肥走番側Ｐ−ｃｈ窩耐圧ドラ
イバの選択された１つのＭＯ８Ｉ−ランジスタと、走査
側Ｎ−ｃｈ高耐圧ドライバの選択された数個のＭＯＳ）
ランジスタと、データ側Ｎｃｈ高耐圧ドライバの選択さ
れたＭＯＳ）ランジスタをオン状態にする駆動とを、】
フィールド毎に繰り返して行なう事を特徴とする、薄膜
ＥＬ表示装置の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105377A JPS60247694A (ja) | 1984-05-23 | 1984-05-23 | 薄膜ｅｌ表示装置の駆動回路 |
| DE19853518598 DE3518598A1 (de) | 1984-05-23 | 1985-05-23 | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| GB08513059A GB2161306B (en) | 1984-05-23 | 1985-05-23 | El display arrangements |
| US07/217,076 US4914353A (en) | 1984-05-23 | 1988-07-08 | Thin-film EL display panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105377A JPS60247694A (ja) | 1984-05-23 | 1984-05-23 | 薄膜ｅｌ表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60247694A true JPS60247694A (ja) | 1985-12-07 |
| JPH0528387B2 JPH0528387B2 (ja) | 1993-04-26 |
Family
ID=14405989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105377A Granted JPS60247694A (ja) | 1984-05-23 | 1984-05-23 | 薄膜ｅｌ表示装置の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4914353A (ja) |
| JP (1) | JPS60247694A (ja) |
| DE (1) | DE3518598A1 (ja) |
| GB (1) | GB2161306B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370291A (ja) * | 1986-09-11 | 1988-03-30 | 富士通株式会社 | マトリツクス表示パネルの駆動回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| US5432015A (en) * | 1992-05-08 | 1995-07-11 | Westaim Technologies, Inc. | Electroluminescent laminate with thick film dielectric |
| US5781167A (en) * | 1996-04-04 | 1998-07-14 | Northrop Grumman Corporation | Analog video input flat panel display interface |
| JP3647013B2 (ja) * | 1998-09-29 | 2005-05-11 | パイオニア株式会社 | 容量性発光素子ディスプレイ装置及びその駆動方法 |
| KR100348966B1 (ko) * | 1998-12-01 | 2002-08-17 | 엘지전자주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
| JP3424617B2 (ja) * | 1999-09-10 | 2003-07-07 | 株式会社デンソー | 車載用表示器の駆動装置 |
| JP3494146B2 (ja) * | 2000-12-28 | 2004-02-03 | 日本電気株式会社 | 有機ｅｌ駆動回路及びパッシブマトリクス有機ｅｌ表示装置並びに有機ｅｌ駆動方法 |
| JP2002215087A (ja) * | 2001-01-19 | 2002-07-31 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびその制御方法 |
| CN100334613C (zh) * | 2002-12-16 | 2007-08-29 | 黄志伟 | 电致发光冷光片的驱动晶片 |
| KR20050037303A (ko) * | 2003-10-18 | 2005-04-21 | 삼성오엘이디 주식회사 | 예비 충전이 선택적으로 수행되는 전계발광 디스플레이패널의 구동방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
| US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
| US4237456A (en) * | 1976-07-30 | 1980-12-02 | Sharp Kabushiki Kaisha | Drive system for a thin-film EL display panel |
| US4338598A (en) * | 1980-01-07 | 1982-07-06 | Sharp Kabushiki Kaisha | Thin-film EL image display panel with power saving features |
| US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
| JPS6097394A (ja) | 1983-10-31 | 1985-05-31 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動装置 |
-
1984
- 1984-05-23 JP JP59105377A patent/JPS60247694A/ja active Granted
-
1985
- 1985-05-23 DE DE19853518598 patent/DE3518598A1/de active Granted
- 1985-05-23 GB GB08513059A patent/GB2161306B/en not_active Expired
-
1988
- 1988-07-08 US US07/217,076 patent/US4914353A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370291A (ja) * | 1986-09-11 | 1988-03-30 | 富士通株式会社 | マトリツクス表示パネルの駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528387B2 (ja) | 1993-04-26 |
| DE3518598C2 (ja) | 1987-07-30 |
| GB2161306B (en) | 1987-07-22 |
| GB2161306A (en) | 1986-01-08 |
| GB8513059D0 (en) | 1985-06-26 |
| US4914353A (en) | 1990-04-03 |
| DE3518598A1 (de) | 1985-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983885A (en) | Thin film EL display panel drive circuit | |
| JPH07109798B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
| US5006838A (en) | Thin film EL display panel drive circuit | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS6289090A (ja) | Ｅｌパネル駆動装置 | |
| JPS60247694A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS6097394A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JP2682886B2 (ja) | 表示装置の駆動方法 | |
| JPS63314594A (ja) | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 | |
| JPS60247693A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2728567B2 (ja) | Ｅｌパネルのエージング方法 | |
| JP3039378B2 (ja) | Ｅｌ表示装置 | |
| JPH0634153B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH0748135B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS60216389A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPH0528385B2 (ja) | ||
| JPH0620318Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS63232293A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0192724A (ja) | 薄膜表示装置の駆動方法 | |
| JPH0748134B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |