JPH0634152B2 - 薄膜ｅｌ表示装置の駆動回路 - Google Patents
薄膜ｅｌ表示装置の駆動回路Info
- Publication number
- JPH0634152B2 JPH0634152B2 JP60286242A JP28624285A JPH0634152B2 JP H0634152 B2 JPH0634152 B2 JP H0634152B2 JP 60286242 A JP60286242 A JP 60286242A JP 28624285 A JP28624285 A JP 28624285A JP H0634152 B2 JPH0634152 B2 JP H0634152B2
- Authority
- JP
- Japan
- Prior art keywords
- switching circuit
- data
- voltage
- switching
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、交流駆動型容量性フラット・マトリックス
ディスプレイパネル、すなわち、薄膜ＥＬ表示装置の駆
動回路に関するものである。
ディスプレイパネル、すなわち、薄膜ＥＬ表示装置の駆
動回路に関するものである。
＜従来の技術＞ 例えば、二重絶縁型（又は三層構造）薄膜ＥＬ表示装置
は次のように構成される。
は次のように構成される。
第５図に図示のように、ガラス基板１の上にＩn2Ｏ3 よ
りなる帯状の透明電極２を平行に設け、この上に例えば
Ｙ2Ｏ3、Ｓi3Ｎ4、ＴiＯ2、Ａl2Ｏ3等の誘電物質層３、
Ｍn 等の活性剤をドープしたＺnS よりなるＥＬ層より
なるＥＬ層４、上記と同じくＹ2Ｏ3、Ｓi3Ｎ4、Ｔi
Ｏ2、Ａl2Ｏ3等の誘電物質層3′を蒸着法、スパッタリ
ング法のような薄膜技術を用いて順次 500〜10000 Åの
膜厚に積層して３層構造にし、その上に上記透明電極２
と直交する方向にＡl2Ｏ3 になる帯状の背面電極５を平
行に設ける。
りなる帯状の透明電極２を平行に設け、この上に例えば
Ｙ2Ｏ3、Ｓi3Ｎ4、ＴiＯ2、Ａl2Ｏ3等の誘電物質層３、
Ｍn 等の活性剤をドープしたＺnS よりなるＥＬ層より
なるＥＬ層４、上記と同じくＹ2Ｏ3、Ｓi3Ｎ4、Ｔi
Ｏ2、Ａl2Ｏ3等の誘電物質層3′を蒸着法、スパッタリ
ング法のような薄膜技術を用いて順次 500〜10000 Åの
膜厚に積層して３層構造にし、その上に上記透明電極２
と直交する方向にＡl2Ｏ3 になる帯状の背面電極５を平
行に設ける。
上記薄膜ＥＬ素子はその電極間に、誘電物質３、3′で
挾持されたＥＬ物質４を介在させたものであるから、等
価回路的には容量性素子と見ることができる。また、該
薄膜ＥＬ素子は第６図に示す電圧−輝度特性から明らか
な如く、 200Ｖ程度の比較的高電圧を印加して駆動され
る。
挾持されたＥＬ物質４を介在させたものであるから、等
価回路的には容量性素子と見ることができる。また、該
薄膜ＥＬ素子は第６図に示す電圧−輝度特性から明らか
な如く、 200Ｖ程度の比較的高電圧を印加して駆動され
る。
この薄膜ＥＬ素子は交流電界によって高輝度発光し、し
かも長寿命であるという特徴を有している。
かも長寿命であるという特徴を有している。
従来、このような薄膜ＥＬ表示装置のためデータ側各電
極には1/2の変調電圧ＶMを充電するダイオード０Ｖに放
電させるスイッチング回路を接続すると共に、走査側電
極の駆動回路としてＮch MOSドライバーとＰch MOS ド
ライバーを備え、フィールド反転駆動を行ない、さらに
１走査線毎に絵素に加わる書き込み波形の極性を反転す
る駆動回路が用いられてきた。しかしながら、従来の駆
動回路では、一走査線の走査期間に３段階のタイミング
を必要とし、一走査線の充分な発光の為には、少なくと
も５０μｓの時間を要しＥＬ素子の走査側電極数を増加
する場合には、それだけ低いフレーム周波数にすること
が必要となり、それにともなって画面のフリッカー現象
や、輝度不足を生じ、表示品質を悪くしていた。
極には1/2の変調電圧ＶMを充電するダイオード０Ｖに放
電させるスイッチング回路を接続すると共に、走査側電
極の駆動回路としてＮch MOSドライバーとＰch MOS ド
ライバーを備え、フィールド反転駆動を行ない、さらに
１走査線毎に絵素に加わる書き込み波形の極性を反転す
る駆動回路が用いられてきた。しかしながら、従来の駆
動回路では、一走査線の走査期間に３段階のタイミング
を必要とし、一走査線の充分な発光の為には、少なくと
も５０μｓの時間を要しＥＬ素子の走査側電極数を増加
する場合には、それだけ低いフレーム周波数にすること
が必要となり、それにともなって画面のフリッカー現象
や、輝度不足を生じ、表示品質を悪くしていた。
そこで本願出願人は特願昭60−125384号「薄膜ＥＬ表示
装置の駆動回路」において、データ側電極の各々にＥＬ
層に対して充電する第３スイッチング回路と放電する第
４スイッチング回路を接続し、それぞれは、充電方向及
び放電方向と逆方向にダイオードを接続することによっ
て書き込み駆動期間中にデータ側電極を表示データに従
って充放電を１度に行なう、つまり書き込み駆動と同時
に変調駆動をする事を可能とし一走査線の駆動期間を４
０μｓ程度まで短縮可能とし、同一のフレーム周波数で
表示する場合、従来駆動に比べ多くの走査側電極数をも
つＥＬ表示装置を駆動できると提案した。
装置の駆動回路」において、データ側電極の各々にＥＬ
層に対して充電する第３スイッチング回路と放電する第
４スイッチング回路を接続し、それぞれは、充電方向及
び放電方向と逆方向にダイオードを接続することによっ
て書き込み駆動期間中にデータ側電極を表示データに従
って充放電を１度に行なう、つまり書き込み駆動と同時
に変調駆動をする事を可能とし一走査線の駆動期間を４
０μｓ程度まで短縮可能とし、同一のフレーム周波数で
表示する場合、従来駆動に比べ多くの走査側電極数をも
つＥＬ表示装置を駆動できると提案した。
＜発明が解決しようとする問題点＞ しかし、この提案においてもＥＬ表示装置の走査線数が
増加し、大表示容量化するにつれ、全絵素の合成容量が
増加し、又走査線数が増加するということは、単位時間
内（１フィールド）の充放電の回数が増加することであ
るから、変調駆動時の消費電力は著しく大きくなる。さ
らに変調電圧ＶMから0V または、 0VからＶMと一度に充
電している為、変調時の消費電力を一層大きくしている
という問題点があった。
増加し、大表示容量化するにつれ、全絵素の合成容量が
増加し、又走査線数が増加するということは、単位時間
内（１フィールド）の充放電の回数が増加することであ
るから、変調駆動時の消費電力は著しく大きくなる。さ
らに変調電圧ＶMから0V または、 0VからＶMと一度に充
電している為、変調時の消費電力を一層大きくしている
という問題点があった。
本発明は、このような事情に鑑みてなされたもので、Ｅ
Ｌ表示装置の変調時における消費電力を大幅に低減させ
る駆動回路を提供するものである。
Ｌ表示装置の変調時における消費電力を大幅に低減させ
る駆動回路を提供するものである。
＜問題点を解決するための手段＞ 本発明は、ＥＬ層を互いに交差する方向に配列し走査側
電極とデータ側電極に介設して構成した薄膜ＥＬ表示装
置において、走査側電極の各々に、データ側電極に対し
て負極性の電圧を印加する第１スイッチング回路とデー
タ側電極に対して正極性の電圧を印加する第２スイッチ
ング回路とを接続し、前記第１スイッチング回路の共通
線には、負極性の書き込み電圧と０Ｖに切り替える第５
スイッチング回路および前記第２スイッチング回路の共
通線には正極性の書き込み電圧と０Ｖに切り替える第６
スイッチング回路を接続するとともに、データ側電極の
各々に前記走査側電極に対応するＥＬ層に対して充電す
る第３スイッチング回路および放電する第４スイッチン
グ回路を接続し、第３スイッチング回路の共通線には共
通線をフローティング，変調電圧ＶM，1/2VM の３状態
に切り替える第７スイッチング回路を接続してなること
を特徴とする薄膜ＥＬ表示装置の駆動回路である。
電極とデータ側電極に介設して構成した薄膜ＥＬ表示装
置において、走査側電極の各々に、データ側電極に対し
て負極性の電圧を印加する第１スイッチング回路とデー
タ側電極に対して正極性の電圧を印加する第２スイッチ
ング回路とを接続し、前記第１スイッチング回路の共通
線には、負極性の書き込み電圧と０Ｖに切り替える第５
スイッチング回路および前記第２スイッチング回路の共
通線には正極性の書き込み電圧と０Ｖに切り替える第６
スイッチング回路を接続するとともに、データ側電極の
各々に前記走査側電極に対応するＥＬ層に対して充電す
る第３スイッチング回路および放電する第４スイッチン
グ回路を接続し、第３スイッチング回路の共通線には共
通線をフローティング，変調電圧ＶM，1/2VM の３状態
に切り替える第７スイッチング回路を接続してなること
を特徴とする薄膜ＥＬ表示装置の駆動回路である。
＜実施例＞ 以下、図面に示す実施例に基づいてこの発明を詳述す
る。なお、これによってこの発明が限定されるものでは
ない。
る。なお、これによってこの発明が限定されるものでは
ない。
第１図はこの発明の一実施例を示す電気回路図である。
１０は発光しきい電圧ＶW（＝１９０Ｖ）の薄膜ＥＬ表
示装置を示し、この図ではＸ方向電極をデータ側電極と
し、Ｙ方向電極を走査側電極として電極のみを示してい
る。２０，３０はＹ方向電極の奇数ラインと偶数ライン
にそれぞれ対応する走査側Ｎch高耐圧MOSIC （第１スイ
ッチング回路に相当）、２１，３は各ＩＣ２０，３０の
中のシフトレジスタ等の論理回路である。４０，５０は
同走査側Ｐch高耐圧MOSIC （第２スイッチング回路に相
当）、４１，５１は各ＩＣ４０，５０の中のシフトレジ
スタ等の論理回路である。
示装置を示し、この図ではＸ方向電極をデータ側電極と
し、Ｙ方向電極を走査側電極として電極のみを示してい
る。２０，３０はＹ方向電極の奇数ラインと偶数ライン
にそれぞれ対応する走査側Ｎch高耐圧MOSIC （第１スイ
ッチング回路に相当）、２１，３は各ＩＣ２０，３０の
中のシフトレジスタ等の論理回路である。４０，５０は
同走査側Ｐch高耐圧MOSIC （第２スイッチング回路に相
当）、４１，５１は各ＩＣ４０，５０の中のシフトレジ
スタ等の論理回路である。
２００はＸ方向電極に対応するデータ側ドライバＩＣで
あり、ドライバ部分は片方が電圧ＶＭ（＝６０Ｖ）の電
源に接続されプルアップ機能を有するトランジスタUT1
〜UTi （第３スイッチング回路に相当）、片側が接地さ
れプルダウン機能を有するトランジスタDT1 〜DTi （第
４スイッチング回路に相当）及びそれぞれのトランジス
タと逆方向に電流を流す為のダイオードーUD1 〜UDi、D
D1〜DDi で構成され、それぞれが同ＩＣ内のシフトレジ
スタ等の論理回路２０１によってコントロールされる。
あり、ドライバ部分は片方が電圧ＶＭ（＝６０Ｖ）の電
源に接続されプルアップ機能を有するトランジスタUT1
〜UTi （第３スイッチング回路に相当）、片側が接地さ
れプルダウン機能を有するトランジスタDT1 〜DTi （第
４スイッチング回路に相当）及びそれぞれのトランジス
タと逆方向に電流を流す為のダイオードーUD1 〜UDi、D
D1〜DDi で構成され、それぞれが同ＩＣ内のシフトレジ
スタ等の論理回路２０１によってコントロールされる。
３００は走査側Ｐch高耐圧MOSIC のソース電位切換え回
路（第６スイッチング回路に相当）であり、電位220 Ｖ
(=VW+1/2・VM)と０Ｖとが信号ＰＳＣにより開閉するスイ
ッチＳＷ１によって切換えられる。
路（第６スイッチング回路に相当）であり、電位220 Ｖ
(=VW+1/2・VM)と０Ｖとが信号ＰＳＣにより開閉するスイ
ッチＳＷ１によって切換えられる。
４００は走査側Ｎch高耐圧MOSIC のソース電位切換え回
路（第５スイッチング回路に相当）であり、電位−１６
０Ｖ(=-VW+1/2・VM)と0Vとが、信号ＮＳＣにより開閉す
るスイッチＳＷ２によって切換えられる。
路（第５スイッチング回路に相当）であり、電位−１６
０Ｖ(=-VW+1/2・VM)と0Vとが、信号ＮＳＣにより開閉す
るスイッチＳＷ２によって切換えられる。
５００はデータ反転コントロール回路である。
６００は、データ側ドライバＩＣ２００内のＵＴ1〜Ｕ
Ｔｉ及びＵＤ1〜ＵＤｉの共通線（以下Ｖcc2 と呼ぶ）
をコントロールする為の回路（第７スイッチング回路に
相当）であり、Ｔ１をＯＦＦ、Ｔ２をＯＮにし、ＣMに
３０Ｖ(1/2VM)を充電し、Ｔ１をＯＮ、Ｔ２をＯＦＦに
して60Ｖ（ＶM）電位に引き上げる。Ｔ３は、Ｖcc2 を
Ｔ１、Ｔ２でコントロールされる電位とフローティング
とを切換えるスイッチである。
Ｔｉ及びＵＤ1〜ＵＤｉの共通線（以下Ｖcc2 と呼ぶ）
をコントロールする為の回路（第７スイッチング回路に
相当）であり、Ｔ１をＯＦＦ、Ｔ２をＯＮにし、ＣMに
３０Ｖ(1/2VM)を充電し、Ｔ１をＯＮ、Ｔ２をＯＦＦに
して60Ｖ（ＶM）電位に引き上げる。Ｔ３は、Ｖcc2 を
Ｔ１、Ｔ２でコントロールされる電位とフローティング
とを切換えるスイッチである。
次に、第２図のタイムチャートを用いて、第１図の動作
を説明する。
を説明する。
ここでは線順次駆動で絵素Ａを含むＹ1 と絵素Ｂを含む
Ｙ2 の走査側電極が選択されるものとする。また、この
駆動装置では、１ライン毎に絵素に印加される電圧の極
性を反転して駆動されるが、走査側選択電極に接続され
ているＮch高耐圧MOSIC ２０，３０のトランジスタをＯ
Ｎし、その電極ライン上の絵素に負の書き込みパルスを
印加する１ラインの駆動タイミングをＮch駆動タイミン
グと呼び、一方、走査側選択電極に接続されているＰch
高耐圧MOSIC ４０，５０のトランジスターをＯＮし、そ
の電極ライン上の絵素に正の書き込みパルスを印加する
１ラインの駆動タイミングをＰch駆動タイミングと呼ぶ
ことにする。
Ｙ2 の走査側電極が選択されるものとする。また、この
駆動装置では、１ライン毎に絵素に印加される電圧の極
性を反転して駆動されるが、走査側選択電極に接続され
ているＮch高耐圧MOSIC ２０，３０のトランジスタをＯ
Ｎし、その電極ライン上の絵素に負の書き込みパルスを
印加する１ラインの駆動タイミングをＮch駆動タイミン
グと呼び、一方、走査側選択電極に接続されているＰch
高耐圧MOSIC ４０，５０のトランジスターをＯＮし、そ
の電極ライン上の絵素に正の書き込みパルスを印加する
１ラインの駆動タイミングをＰch駆動タイミングと呼ぶ
ことにする。
又、走査側奇数ラインに対してＮch駆動をし、偶数ライ
ンに対してＰch駆動を実行するフィールド（画面）をＮ
Ｐフィールド、その逆のフィールドをＰＮフィールドと
呼ぶことにする。
ンに対してＰch駆動を実行するフィールド（画面）をＮ
Ｐフィールド、その逆のフィールドをＰＮフィールドと
呼ぶことにする。
第２図において、Ｈは水平同期信号であり、Ｈigh 期間
はデータ有効期間を示す。Ｖは垂直同期信号であり、こ
の信号の立ち上がりから、１フレームの駆動が開始す
る。ＤＬＳは、データラッチ信号であり、１ラインのデ
ータ転送が終了後出力される。ＤＣＫは、データ側デー
タ転送クロックである。ＲＶＣはデータ反転信号であ
り、Ｐch駆動を行なうラインのデータ転送期間にＨigh
になり、この期間中のデータを全て反転させる。ＤＡＴ
Ａは表示データ信号である。Ｄ1〜Ｄiはデータ側のドラ
イバ２００のトランジスタに入力されるデータである。
その他の信号については第１表に説明している。
はデータ有効期間を示す。Ｖは垂直同期信号であり、こ
の信号の立ち上がりから、１フレームの駆動が開始す
る。ＤＬＳは、データラッチ信号であり、１ラインのデ
ータ転送が終了後出力される。ＤＣＫは、データ側デー
タ転送クロックである。ＲＶＣはデータ反転信号であ
り、Ｐch駆動を行なうラインのデータ転送期間にＨigh
になり、この期間中のデータを全て反転させる。ＤＡＴ
Ａは表示データ信号である。Ｄ1〜Ｄiはデータ側のドラ
イバ２００のトランジスタに入力されるデータである。
その他の信号については第１表に説明している。
データ側の駆動は、基本的には、表示データ（Ｈ：発
光、Ｌ：非発光）に従って１水平期間の周期で各データ
側ラインに印加する電圧を、ＶM（＝６０Ｖ）と0Vに切
り換えることにより行なう。
光、Ｌ：非発光）に従って１水平期間の周期で各データ
側ラインに印加する電圧を、ＶM（＝６０Ｖ）と0Vに切
り換えることにより行なう。
次に、その切り換えるタイミングについて説明する。第
３図(a)は論理回路２０１の内部構成を示している。あ
るラインの駆動が実行されている期間に、次のラインの
表示データ（Ｈ：発光、Ｌ：非発光）と信号ＲＶＣとの
排他的論理和出力が順次、１ライン分の記憶容量をもつ
シフトレジスタ 2011 に入力される。このシフトレジス
タに入力されたDATA＋RVC は、１ラインのデータ転送終
了後、入力される信号ＤＬＳによってラッチ回路2012に
取り込まれ、以後、その駆動タイミングの終了時までラ
ッチ回路2012に於いて記憶される。そしてラッチ回路20
12の出力によりトランジスタＵＴ1〜ＵＴｉ、ＤＴ1〜Ｄ
Ｔｉをそれぞれコントロールする。ゆえにデータ側の電
極の電圧は信号ＤＬＳの入力毎に１水平期間の周期を切
り換わることになる。
３図(a)は論理回路２０１の内部構成を示している。あ
るラインの駆動が実行されている期間に、次のラインの
表示データ（Ｈ：発光、Ｌ：非発光）と信号ＲＶＣとの
排他的論理和出力が順次、１ライン分の記憶容量をもつ
シフトレジスタ 2011 に入力される。このシフトレジス
タに入力されたDATA＋RVC は、１ラインのデータ転送終
了後、入力される信号ＤＬＳによってラッチ回路2012に
取り込まれ、以後、その駆動タイミングの終了時までラ
ッチ回路2012に於いて記憶される。そしてラッチ回路20
12の出力によりトランジスタＵＴ1〜ＵＴｉ、ＤＴ1〜Ｄ
Ｔｉをそれぞれコントロールする。ゆえにデータ側の電
極の電圧は信号ＤＬＳの入力毎に１水平期間の周期を切
り換わることになる。
但し、本案駆動回路の特長としてトランジスタＵＴnが
ＯＮしてもすぐにＶM（＝６０Ｖ）は印加されずＶcc2
コントロール回路６００により、1/2VM（＝３０Ｖ）か
らＶM（＝６０Ｖ）へと階段状の駆動を行ない変調時の
消費電力を3/4に低減している。
ＯＮしてもすぐにＶM（＝６０Ｖ）は印加されずＶcc2
コントロール回路６００により、1/2VM（＝３０Ｖ）か
らＶM（＝６０Ｖ）へと階段状の駆動を行ない変調時の
消費電力を3/4に低減している。
又、信号ＲＶＣは、Ｐch駆動を実行するラインのデータ
転送期間中にＨigh になり、この期間中のデータを反転
させる為のデータ反転信号であるが、Ｐch駆動の表示デ
ータを反転させる理由を以下に示す。
転送期間中にＨigh になり、この期間中のデータを反転
させる為のデータ反転信号であるが、Ｐch駆動の表示デ
ータを反転させる理由を以下に示す。
後述のように、Ｐch駆動では、走査側の選択ラインをＰ
ch高耐圧MOSIC ４０，５０のトランジスタをＯＮにして
VW+1/2・VM（＝２２０Ｖ）に引き上げ、データ側の選択
ラインを０Ｖにし、VW+1/2・VMを絵素に印加することに
より発光させる。この時、非選択ラインは、ＶM（＝６
０Ｖ）にし、(VW+1/2・VM)−ＶM＝１６０Ｖを絵素に印加
するが、これは発光のしきい値以下なので、この絵素は
発光しない。このような駆動を実行する為にデータ側の
選択ラインＮに接続されているトランジスタＵＴｎはＯ
ＦＦ、トランジスタＤＴｎはＯＮにする。非選択ライン
Ｍでは、トランジスタUTmをＯＮ、トランジスタＤＴｍ
をＯＦＦにする。つまり、選択ラインの入力データＤｎ
はＬow、非選択ラインの入力データＤｍはＨigh にしな
ければならない。これは、入力の表示データ（Ｈ：発
光、Ｌ：非発光）とは逆になり、データを反転する為の
信号ＲＶＣが必要となる。以上の駆動によるデータ側の
印加波形を第２図にＤata側Ｘ2として示す。実線は全面
発光時、点線は全面消去時の印加波形である。
ch高耐圧MOSIC ４０，５０のトランジスタをＯＮにして
VW+1/2・VM（＝２２０Ｖ）に引き上げ、データ側の選択
ラインを０Ｖにし、VW+1/2・VMを絵素に印加することに
より発光させる。この時、非選択ラインは、ＶM（＝６
０Ｖ）にし、(VW+1/2・VM)−ＶM＝１６０Ｖを絵素に印加
するが、これは発光のしきい値以下なので、この絵素は
発光しない。このような駆動を実行する為にデータ側の
選択ラインＮに接続されているトランジスタＵＴｎはＯ
ＦＦ、トランジスタＤＴｎはＯＮにする。非選択ライン
Ｍでは、トランジスタUTmをＯＮ、トランジスタＤＴｍ
をＯＦＦにする。つまり、選択ラインの入力データＤｎ
はＬow、非選択ラインの入力データＤｍはＨigh にしな
ければならない。これは、入力の表示データ（Ｈ：発
光、Ｌ：非発光）とは逆になり、データを反転する為の
信号ＲＶＣが必要となる。以上の駆動によるデータ側の
印加波形を第２図にＤata側Ｘ2として示す。実線は全面
発光時、点線は全面消去時の印加波形である。
次に走査側の駆動について説明する。なお、Ｎch高耐圧
MOSIC ２０及び３０の内部構成例を第３図(b)に、Ｐch
高耐圧MOSIC ４０及び５０の内部構成例を第３図(c)に
示す、それぞれの論理回路の真理値表を第２表，第３票
に示す。この２つのＩＣは、相補型の回路構成からな
り、論理は全て逆になるが構成は同様である為、Ｎch高
耐圧MOSIC ２０，３０についてのみ説明する。
MOSIC ２０及び３０の内部構成例を第３図(b)に、Ｐch
高耐圧MOSIC ４０及び５０の内部構成例を第３図(c)に
示す、それぞれの論理回路の真理値表を第２表，第３票
に示す。この２つのＩＣは、相補型の回路構成からな
り、論理は全て逆になるが構成は同様である為、Ｎch高
耐圧MOSIC ２０，３０についてのみ説明する。
シフトレジスタ3000は走査側の選択ラインを記憶してお
く為の回路であり、 CLOCK信号のＨigh 期間で▲
▼を取り込み、Low 期間で、転送する構成とする。
この駆動装置ではCLOCK 信号として、奇数側Ｎch高耐圧
MOSIC ２０には第２図の信号ＮＳＴodd を、偶数側Ｎch
高耐圧MOSIC ３０には、信号ＮＳＴevenをそれぞれ入力
する。又、NDATA 信号として、第２図のように１フレー
ムに１回、Ｖ信号の立ち上がりの後に入力される最初の
ＣＬＯＣＫ信号ＮＳＴodd，ＮＳＴevenのＨigh 期間だ
けLow にした信号を入力する。このように２回の水平期
間に対して、１回の割り合いで、CLOCK 信号ＮＳＴodd
、ＮＳＴevenを入力するのは、１ライン毎にＮch駆動
とＰch駆動とを繰り返して実行する為である。ゆえにＮ
ch高耐圧MOSIC とＰch高耐圧MOSIC に入力するCLOCK 信
号の位相は、１水平期間分ずらして入力する。又、ＮＰ
フィールドでは、奇数ラインに対してＮch駆動を実行す
る為、信号ＮＳＴodd （＝CLOCKodd）のみに、ＰＮフィ
ールドでは偶数ラインに対してＮch駆動を実行する為、
信号ＮＳＴeven（＝CLOCKeven）のみに、パルス信号を
入力することにより、目的の駆動を実現している。
く為の回路であり、 CLOCK信号のＨigh 期間で▲
▼を取り込み、Low 期間で、転送する構成とする。
この駆動装置ではCLOCK 信号として、奇数側Ｎch高耐圧
MOSIC ２０には第２図の信号ＮＳＴodd を、偶数側Ｎch
高耐圧MOSIC ３０には、信号ＮＳＴevenをそれぞれ入力
する。又、NDATA 信号として、第２図のように１フレー
ムに１回、Ｖ信号の立ち上がりの後に入力される最初の
ＣＬＯＣＫ信号ＮＳＴodd，ＮＳＴevenのＨigh 期間だ
けLow にした信号を入力する。このように２回の水平期
間に対して、１回の割り合いで、CLOCK 信号ＮＳＴodd
、ＮＳＴevenを入力するのは、１ライン毎にＮch駆動
とＰch駆動とを繰り返して実行する為である。ゆえにＮ
ch高耐圧MOSIC とＰch高耐圧MOSIC に入力するCLOCK 信
号の位相は、１水平期間分ずらして入力する。又、ＮＰ
フィールドでは、奇数ラインに対してＮch駆動を実行す
る為、信号ＮＳＴodd （＝CLOCKodd）のみに、ＰＮフィ
ールドでは偶数ラインに対してＮch駆動を実行する為、
信号ＮＳＴeven（＝CLOCKeven）のみに、パルス信号を
入力することにより、目的の駆動を実現している。
論理回路３００１は、信号ＮＳＴと信号ＮＣＬの２種類
を使い、高耐圧MOSIC のトランジスタをＯＮ、ＯＦＦ、
シフトレジスタ3000のデータに従う３つの状態に切り換
える為の回路であり、その論理は前記第２表の真理値に
よる。
を使い、高耐圧MOSIC のトランジスタをＯＮ、ＯＦＦ、
シフトレジスタ3000のデータに従う３つの状態に切り換
える為の回路であり、その論理は前記第２表の真理値に
よる。
以上の動作をまとめると、第４表のようになる。
つまり、この駆動回路の動作は、前述のとおり大きく分
けてＮＰフィールドＰＮフィールドの２種類のタイミン
グから構成され、この２つのフィールドの実行を完了す
ることにより、薄膜ＥＬ表示装置の全絵素に対して発光
に必要な交流パルスを閉じるものである。更に、それぞ
れのフィールドはＮch駆動と、Ｐch駆動の２種類のタイ
ミングから構成されており、ＮＰフィールドでは走査側
の奇数番目選択ラインに対してＮch駆動を、偶数番目選
択ラインに対してＰch駆動を実行し、ＰＮフィールドで
はその逆の駆動を実行する。そして更に、Ｎch駆動及び
Ｐch駆動は、それぞれ放電期間と書き込み期間によって
構成されている。放電期間は約１０μsec、書き込み期
間は３０μsecで、１水平期間を約４０μsecにすること
ができる。
けてＮＰフィールドＰＮフィールドの２種類のタイミン
グから構成され、この２つのフィールドの実行を完了す
ることにより、薄膜ＥＬ表示装置の全絵素に対して発光
に必要な交流パルスを閉じるものである。更に、それぞ
れのフィールドはＮch駆動と、Ｐch駆動の２種類のタイ
ミングから構成されており、ＮＰフィールドでは走査側
の奇数番目選択ラインに対してＮch駆動を、偶数番目選
択ラインに対してＰch駆動を実行し、ＰＮフィールドで
はその逆の駆動を実行する。そして更に、Ｎch駆動及び
Ｐch駆動は、それぞれ放電期間と書き込み期間によって
構成されている。放電期間は約１０μsec、書き込み期
間は３０μsecで、１水平期間を約４０μsecにすること
ができる。
Ｎchソース電位及びＰchソース電位はＮＰフィールド
と、ＰＮフィールドによりＥＬ表示素子に発光しうる振
幅の対称交流波形を印加する為に必要とするＮch及びＰ
ch高耐圧MOSIC のトランジスタのソース電位である。
と、ＰＮフィールドによりＥＬ表示素子に発光しうる振
幅の対称交流波形を印加する為に必要とするＮch及びＰ
ch高耐圧MOSIC のトランジスタのソース電位である。
信号ＮＳＣは、Ｎch高耐圧MOSIC のソース電位切り換え
回路400 の制御信号であり、ＯＮ（Ｈｉｇｈ）時ソース
電位は、-(VW-1/2・VM)＝−１６０Ｖになり、ＯＦＦ(Lo
w)時は０Ｖになる。信号ＰＳＣはＰch高耐圧MOSIC のソ
ース電位切り換え回路３００の制御信号であり、ＯＮ
(Ｈｉｃｈ)期間ソース電位はVw+1/2・VM＝２２０Ｖにな
り、ＯＦＦ(Low)期間は、０Ｖになる。ＮＴodd はＩＣ
２０内のＮch高耐圧ＭＯＳトランジスタ、ＮＴevenはＩ
Ｃ３０内のＮch高耐圧ＭＯＳトランジスタ、ＰＴodd は
ＩＣ４０内のＰch高耐圧ＭＯＳトランジスタ、ＰＴeven
はＩＣ５０内のＰch高耐圧ＭＯＳトランジスタであり、
各タイミングにおけるそれぞれのＯＮ、ＯＦＦ動作を示
す。但し、（ＯＮ）は選択ラインのみがＯＮすることを
意味する。これらのトランジスタのＯＮ、ＯＦＦ(ＯＮ)
をコントロールする為の信号が▲▼、ＮＳ
Ｔodd 、▲▼ ＮＳＴeven、ＰＣＬodd
、▲▼ ＰＣＬeven、▲
▼であり、各タイミングでのそれぞれの論理は前記第４
表に示す通りである。
回路400 の制御信号であり、ＯＮ（Ｈｉｇｈ）時ソース
電位は、-(VW-1/2・VM)＝−１６０Ｖになり、ＯＦＦ(Lo
w)時は０Ｖになる。信号ＰＳＣはＰch高耐圧MOSIC のソ
ース電位切り換え回路３００の制御信号であり、ＯＮ
(Ｈｉｃｈ)期間ソース電位はVw+1/2・VM＝２２０Ｖにな
り、ＯＦＦ(Low)期間は、０Ｖになる。ＮＴodd はＩＣ
２０内のＮch高耐圧ＭＯＳトランジスタ、ＮＴevenはＩ
Ｃ３０内のＮch高耐圧ＭＯＳトランジスタ、ＰＴodd は
ＩＣ４０内のＰch高耐圧ＭＯＳトランジスタ、ＰＴeven
はＩＣ５０内のＰch高耐圧ＭＯＳトランジスタであり、
各タイミングにおけるそれぞれのＯＮ、ＯＦＦ動作を示
す。但し、（ＯＮ）は選択ラインのみがＯＮすることを
意味する。これらのトランジスタのＯＮ、ＯＦＦ(ＯＮ)
をコントロールする為の信号が▲▼、ＮＳ
Ｔodd 、▲▼ ＮＳＴeven、ＰＣＬodd
、▲▼ ＰＣＬeven、▲
▼であり、各タイミングでのそれぞれの論理は前記第４
表に示す通りである。
次にそれぞれの駆動期間について第４図に示す第１図の
等価回路図を用いて説明する。なお、第５表は第４図の
記号の説明を示す。
等価回路図を用いて説明する。なお、第５表は第４図の
記号の説明を示す。
1. ＮＰフィールドＮch駆動における放電期間 Ｎch及びＰch高耐圧ＭＯＳトランジスタのソース電位を
０Ｖにするため信号ＰＳＣ，ＮＳＣをＯＦＦにし、トラ
ンジスタＮＴodd ，ＮＴeven，ＰＴodd ，ＰＴevenを全
てＯＮにして、走査側電極を０Ｖにする。この時、デー
タ側ではＴ３をＯＦＦにし、Ｖcc2 をフローティングに
しておき、表示データに従って選択絵素を含む電極に接
続されているトランジスタUTB をＯＮ、DTB をＯＦＦに
し、非選択絵素を含む電極に接続されているトランジス
タUTD をＯＦＦ、UTD をＯＮにする。これにより、直前
の駆動で充電された方向と逆方向に充電するように各ト
ランジスタが動作する場合には、Ｖcc2 がフローティン
グであるから、放電のみを行ない、同方向の場合には電
荷はそのまま保たれる。つまり、直前の駆動で充電した
方向と逆極性に充電する場合のみ、放電され、同極性に
充電する場合は放電しない。
０Ｖにするため信号ＰＳＣ，ＮＳＣをＯＦＦにし、トラ
ンジスタＮＴodd ，ＮＴeven，ＰＴodd ，ＰＴevenを全
てＯＮにして、走査側電極を０Ｖにする。この時、デー
タ側ではＴ３をＯＦＦにし、Ｖcc2 をフローティングに
しておき、表示データに従って選択絵素を含む電極に接
続されているトランジスタUTB をＯＮ、DTB をＯＦＦに
し、非選択絵素を含む電極に接続されているトランジス
タUTD をＯＦＦ、UTD をＯＮにする。これにより、直前
の駆動で充電された方向と逆方向に充電するように各ト
ランジスタが動作する場合には、Ｖcc2 がフローティン
グであるから、放電のみを行ない、同方向の場合には電
荷はそのまま保たれる。つまり、直前の駆動で充電した
方向と逆極性に充電する場合のみ、放電され、同極性に
充電する場合は放電しない。
2. ＰＮフィールドＮch駆動における書き込み期間 Ｎch高耐圧ＭＯＳトランジスタのソース電位を−(Vw-1/
2VM)＝−１６０Ｖにする為、信号ＮＳＣをＯＮにし、Ｐ
ch高耐圧ＭＯＳトランジスタのソース電位を０Ｖにする
為、信号ＰＳＣをＯＦＦにする。そしてシフトレジスタ
２１のデータに従って奇数側Ｎch高耐圧ＭＯＳトランジ
スタＮＴodd の中から１ラインを選択しNTSをＯＮにす
る。その他のＮch及びＰch高耐圧ＭＯＳトランジスタは
全てＯＦＦにする。データ側のUTB，UTD，DTB，DTDは放
電期間の駆動を継続し、Ｖcc2 は、まずＴ３をＯＮにし
フローティングから1/2VMに切り換え、次にＴ２をＯＦ
Ｆ、Ｔ１をＯＮにし、ＶＭに引き上げる。これによりデ
ータ側の選択絵素を含む電極はＶM＝６０Ｖ、非選択電
極は０Ｖの電位になり走査側の選択電極が-(VW-1/2VM)
＝-160Vであるから、走査側の選択電極とデータ側の選
択電極間の絵素ＣBSには60Ｖ−(-160V)＝200Vが印加さ
れ発光する。データ側の非選択電極間の絵素ＣDSには、
0V-(-160)=160V が印加されるが発光するしきい値以下
なので発光しない。又、走査側非選択ライン上の絵素Ｃ
B，ＣDについては走査側の電極はフローティングである
からデータ側の選択ラインと非選択ラインの比率によっ
て０Ｖから６０Ｖまで変化する。
2VM)＝−１６０Ｖにする為、信号ＮＳＣをＯＮにし、Ｐ
ch高耐圧ＭＯＳトランジスタのソース電位を０Ｖにする
為、信号ＰＳＣをＯＦＦにする。そしてシフトレジスタ
２１のデータに従って奇数側Ｎch高耐圧ＭＯＳトランジ
スタＮＴodd の中から１ラインを選択しNTSをＯＮにす
る。その他のＮch及びＰch高耐圧ＭＯＳトランジスタは
全てＯＦＦにする。データ側のUTB，UTD，DTB，DTDは放
電期間の駆動を継続し、Ｖcc2 は、まずＴ３をＯＮにし
フローティングから1/2VMに切り換え、次にＴ２をＯＦ
Ｆ、Ｔ１をＯＮにし、ＶＭに引き上げる。これによりデ
ータ側の選択絵素を含む電極はＶM＝６０Ｖ、非選択電
極は０Ｖの電位になり走査側の選択電極が-(VW-1/2VM)
＝-160Vであるから、走査側の選択電極とデータ側の選
択電極間の絵素ＣBSには60Ｖ−(-160V)＝200Vが印加さ
れ発光する。データ側の非選択電極間の絵素ＣDSには、
0V-(-160)=160V が印加されるが発光するしきい値以下
なので発光しない。又、走査側非選択ライン上の絵素Ｃ
B，ＣDについては走査側の電極はフローティングである
からデータ側の選択ラインと非選択ラインの比率によっ
て０Ｖから６０Ｖまで変化する。
3. ＮＰフィールドＰch駆動における放電期間 表示データの反転データに従ってデータ側トランジスタ
をＯＮ，ＯＦＦさせる以外は、ＮＰフィールドＮch駆動
における放電期間と同様の駆動を行なう。
をＯＮ，ＯＦＦさせる以外は、ＮＰフィールドＮch駆動
における放電期間と同様の駆動を行なう。
4. ＮＰフィールドＰch駆動における書き込み期間 Ｐch高耐圧ＭＯＳトランジスタのソース電位をVW+1/2VM
=220V にする為、信号ＰＳＣをＯＮにし、Ｎch高耐圧Ｍ
ＯＳトランジスタのソース電位を０Ｖにする為、信号Ｎ
ＳＣをＯＦＦにする。そしてシフトレジスタ５１のデー
タに従って偶数側Ｐch高耐圧ＭＯＳトランジスタＰＴ
ｅｖｅｎの中から１ラインを選択しトランジスタＰＴS
をＯＮにする。その他のＮch及びＰch高耐圧ＭＯＳトラ
ンジスタＰＴ，ＮＴS，ＮＴは全てＯＦＦにする。デー
タ側のトランジスタUTB，UTD，DTB，DTDは放電期間の駆
動を継続し、Ｖcc2 はまずＴ３をＯＮにし、フローティ
ングから1/2VMに切り換え次にＴ２をＯＦＦ、Ｔ１をＯ
ＮにしＶＭに引き上げる。これによりデータ側の選択絵
素を含む電極は０Ｖ、非選択電極はＶ M＝60Ｖの電位に
なり、走査側の選択電極がVW+1/2VM=220Ｖであるから、
走査側の選択電極とデータ側の選択電極間の絵素には22
0 Ｖ−0Ｖ＝220Ｖが前Ｎch駆動の書き込みパルスとは逆
極性で印加されることになり、発光する。しかしデータ
側の非選択電極間の絵素では、220Ｖ−60Ｖ＝160Ｖが印
加されるが発光するしきい値以下なので発光しない。
=220V にする為、信号ＰＳＣをＯＮにし、Ｎch高耐圧Ｍ
ＯＳトランジスタのソース電位を０Ｖにする為、信号Ｎ
ＳＣをＯＦＦにする。そしてシフトレジスタ５１のデー
タに従って偶数側Ｐch高耐圧ＭＯＳトランジスタＰＴ
ｅｖｅｎの中から１ラインを選択しトランジスタＰＴS
をＯＮにする。その他のＮch及びＰch高耐圧ＭＯＳトラ
ンジスタＰＴ，ＮＴS，ＮＴは全てＯＦＦにする。デー
タ側のトランジスタUTB，UTD，DTB，DTDは放電期間の駆
動を継続し、Ｖcc2 はまずＴ３をＯＮにし、フローティ
ングから1/2VMに切り換え次にＴ２をＯＦＦ、Ｔ１をＯ
ＮにしＶＭに引き上げる。これによりデータ側の選択絵
素を含む電極は０Ｖ、非選択電極はＶ M＝60Ｖの電位に
なり、走査側の選択電極がVW+1/2VM=220Ｖであるから、
走査側の選択電極とデータ側の選択電極間の絵素には22
0 Ｖ−0Ｖ＝220Ｖが前Ｎch駆動の書き込みパルスとは逆
極性で印加されることになり、発光する。しかしデータ
側の非選択電極間の絵素では、220Ｖ−60Ｖ＝160Ｖが印
加されるが発光するしきい値以下なので発光しない。
5. ＰＮフィールドＰch駆動における放電期間 ＮＰフィールドＰch駆動における放電期間と同様の駆動
を行なう。
を行なう。
6. ＰＮフィールドＰch駆動における書き込み期間 走査側の選択ラインが奇数側から選択される以外はＮＰ
フィ−ルドのＰch駆動と同様の駆動を行なう。
フィ−ルドのＰch駆動と同様の駆動を行なう。
7. ＰＮフィールドＮch駆動における放電期間 ＮＰフィールドのＮch駆動と同様の駆動を行なう。
8. ＰＮフィールドＮch駆動における書き込み期間 走査側の選択ラインが偶数側から選択され、そのライン
のＮch高耐圧ＭＯＳトランジスタがＯＮする以外は、Ｎ
Ｐフィールドと同様の駆動を行なう。
のＮch高耐圧ＭＯＳトランジスタがＯＮする以外は、Ｎ
Ｐフィールドと同様の駆動を行なう。
ところで、この駆動回路では、変調系の消費電力を大幅
に低減する為放電期間を設け、すでに絵素に変調電圧Ｖ
Ｍで充電している状態から、逆極性に変調電圧ＶＭで充
電する場合は一度電荷を全て放電する駆動を行なってい
る。これは、従来の駆動ではＶcc2 はＶM(V)一定であ
り、例えば、第４図の等価回路に示すＢ点，Ｄ点の両端
にＢ点を正極性としてＶM(V)充電された状態から次の水
平期間で前水平期間と逆方向に充電する場合、瞬時に逆
極性に切り換えＶMを印加し充電していた。この場合、
変調系の電源から消費される電力は、Ｂ点Ｄ点間の合成
容量をＣELとするとＶＭで充電した電荷が残っている状
態で逆極性にＶＭで充電するのであるからＰM＝ＣEL・
(VM+VM)2＝４・ＣEL・ＶM 2となるが、本案駆動回路で
は、放電期間を設けることにより、逆極性にＶＭで充電
する場合には、データ側の各トランジスタは切り換える
がＶcc2 をオープンにしているから、DTB，DDDを通して
グランド側で一担電荷を全て放電している。その後逆極
性に充電しているから変調系の消費電力はPM＝CEL・ＶM
2となり、従来の1/4に低減される。同一極性に充電する
場合は、放電期間はあるが、データ側各トランジスタが
切り換わらない為、電荷は放電されないので、新しく電
力は消費されない。
に低減する為放電期間を設け、すでに絵素に変調電圧Ｖ
Ｍで充電している状態から、逆極性に変調電圧ＶＭで充
電する場合は一度電荷を全て放電する駆動を行なってい
る。これは、従来の駆動ではＶcc2 はＶM(V)一定であ
り、例えば、第４図の等価回路に示すＢ点，Ｄ点の両端
にＢ点を正極性としてＶM(V)充電された状態から次の水
平期間で前水平期間と逆方向に充電する場合、瞬時に逆
極性に切り換えＶMを印加し充電していた。この場合、
変調系の電源から消費される電力は、Ｂ点Ｄ点間の合成
容量をＣELとするとＶＭで充電した電荷が残っている状
態で逆極性にＶＭで充電するのであるからＰM＝ＣEL・
(VM+VM)2＝４・ＣEL・ＶM 2となるが、本案駆動回路で
は、放電期間を設けることにより、逆極性にＶＭで充電
する場合には、データ側の各トランジスタは切り換える
がＶcc2 をオープンにしているから、DTB，DDDを通して
グランド側で一担電荷を全て放電している。その後逆極
性に充電しているから変調系の消費電力はPM＝CEL・ＶM
2となり、従来の1/4に低減される。同一極性に充電する
場合は、放電期間はあるが、データ側各トランジスタが
切り換わらない為、電荷は放電されないので、新しく電
力は消費されない。
又、変調電圧ＶＭを印加する場合、１度にＶＭを印加せ
ず、一担、 で充電しておき、次にＶＭを充電する駆動を行なってい
るので変調系の消費電力を更に3/4倍に低減している。
ず、一担、 で充電しておき、次にＶＭを充電する駆動を行なってい
るので変調系の消費電力を更に3/4倍に低減している。
又、従来の駆動では、書き込み期間中、例えば走査側の
選択ラインを奇数側とした場合、前偶数側電極に1/2Ｖ
Ｍを印加していた。このように常に走査側において選択
ラインと反対側電極を1/2ＶＭを印加する駆動を行なっ
ていた。この時、データ側では表示データに従って０Ｖ
とＶＭにする為各トランジスタをスイッチングさせてお
り、第４図の等価回路に示すように、データ側選択ライ
ンと非選択ライン側の絵素の容量が直列に接続される形
となり、その中間が走査側電極であるから、走査側電極
の電位はデータ側の選択ラインと非選択ライン側との容
量比によって0Ｖ〜ＶMに変化する。ゆえに、走査側の非
選択ライン側に1/2VMを印加するということは、データ
側との電位と異なる為、走査側、データ側間に電流が流
れ、変調系の電力を損失していた。そこで本案駆動回路
では、書き込み期間中、走査側選択ライン以外はフロー
ティングにし、走査側、データ側間に変調系の電流を流
さないようにすることで、変調系の電力損失を低減して
いる。このように本例では変調系の消費電力を放電期間
を設けることにより1/4に、また、変調電圧を２段階に
わけて印加することにより3/4に、非選択ラインをフロ
ーティングすることにより、全体として3/16以下に低減
している。
選択ラインを奇数側とした場合、前偶数側電極に1/2Ｖ
Ｍを印加していた。このように常に走査側において選択
ラインと反対側電極を1/2ＶＭを印加する駆動を行なっ
ていた。この時、データ側では表示データに従って０Ｖ
とＶＭにする為各トランジスタをスイッチングさせてお
り、第４図の等価回路に示すように、データ側選択ライ
ンと非選択ライン側の絵素の容量が直列に接続される形
となり、その中間が走査側電極であるから、走査側電極
の電位はデータ側の選択ラインと非選択ライン側との容
量比によって0Ｖ〜ＶMに変化する。ゆえに、走査側の非
選択ライン側に1/2VMを印加するということは、データ
側との電位と異なる為、走査側、データ側間に電流が流
れ、変調系の電力を損失していた。そこで本案駆動回路
では、書き込み期間中、走査側選択ライン以外はフロー
ティングにし、走査側、データ側間に変調系の電流を流
さないようにすることで、変調系の電力損失を低減して
いる。このように本例では変調系の消費電力を放電期間
を設けることにより1/4に、また、変調電圧を２段階に
わけて印加することにより3/4に、非選択ラインをフロ
ーティングすることにより、全体として3/16以下に低減
している。
＜発明の効果＞ 以上のように本発明によれば従来の利点を損わずに駆動
電力の大部分（約７割）をしめている変調系の消費電力
を従来駆動に比べ3/16以下に低減することができるの
で、装置全体としても大幅に消費電力を節約できる薄膜
ＥＬ表示装置の駆動回路を提供する。
電力の大部分（約７割）をしめている変調系の消費電力
を従来駆動に比べ3/16以下に低減することができるの
で、装置全体としても大幅に消費電力を節約できる薄膜
ＥＬ表示装置の駆動回路を提供する。
第１図はこの発明の一実施例を示す電気回路図、第２図
は第１図の動作を説明するタイムチャート、第３図
(a)，(b)，(c)はそれぞれ第１図における論理回路を説
明する説明図、第４図は、第１図の動作状態を等価回路
によって示す説明図、第５図は薄膜ＥＬ表示装置の一部
切欠き斜視図、第６図は薄膜ＥＬ表示装置の印加電圧に
対する輝度特性を示すグラフである。 １０……薄膜ＥＬ表示装置、２０，３０……走査側Ｎch
高耐圧MOSIC （第１スイッチング回路）、４０，５０…
…走査側Ｐch高耐圧MOSIC （第２スイッチング回路）、
２００……データ側ドライバＩＣ（第３及び第４スイッ
チング回路）、300……走査側Ｐch高耐圧MOSIC のソー
ス電位切換回路（第６スイッチング回路）、４００……
走査側Ｎch高耐圧MOSIC のソース電位切換回路（第５ス
イッチング回路）、６００……Ｖcc2 コントロール回路
（第７スイッチング回路）、２１，３１，４１，５１，
２０１……論理回路。
は第１図の動作を説明するタイムチャート、第３図
(a)，(b)，(c)はそれぞれ第１図における論理回路を説
明する説明図、第４図は、第１図の動作状態を等価回路
によって示す説明図、第５図は薄膜ＥＬ表示装置の一部
切欠き斜視図、第６図は薄膜ＥＬ表示装置の印加電圧に
対する輝度特性を示すグラフである。 １０……薄膜ＥＬ表示装置、２０，３０……走査側Ｎch
高耐圧MOSIC （第１スイッチング回路）、４０，５０…
…走査側Ｐch高耐圧MOSIC （第２スイッチング回路）、
２００……データ側ドライバＩＣ（第３及び第４スイッ
チング回路）、300……走査側Ｐch高耐圧MOSIC のソー
ス電位切換回路（第６スイッチング回路）、４００……
走査側Ｎch高耐圧MOSIC のソース電位切換回路（第５ス
イッチング回路）、６００……Ｖcc2 コントロール回路
（第７スイッチング回路）、２１，３１，４１，５１，
２０１……論理回路。
Claims (1)
- 【請求項１】ＥＬ層を、互いに交差する方向に配列した
走査側電極とデータ側電極間に介設して構成した薄膜Ｅ
Ｌ表示装置において、 走査側電極の各々に、データ側電極に対して負極性の電
圧を印加する第１スイッチング回路と、データ側電極に
対して正極性の電圧を印加する第２スイッチング回路と
を接続すると共に、データ側電極の各々に、前記走査側
電極に対応するＥＬ層に対して充電する第３スイッチン
グ回路および放電する第４スイッチング回路を接続し、
前記第１スイッチング回路の共通線には、負極性の書き
込み電圧(-VW+1/2VM)と０Ｖに切り替える第５スイッチ
ング回路、および前記第２スイッチング回路の共通線に
は正極性の書き込み電圧(VW+1/2VM)と０Ｖに切り替える
第６スイッチング回路を接続し、前記第３スイッチング
回路の共通線には、共通線をフローティング、変調電圧
ＶM、1/2VMの３状態に切り替える第７スイッチング回路
を接続してなり、 放電期間として、前記第７スイッチング回路をフローテ
ィングにして、第３及び第４スイッチング回路をデータ
に従ってＯＮ又はＯＦＦとすることにより、直前の充電
駆動方向と逆極性の場合の電極のみ放電を行い、 また、書き込み期間として、走査側電極の非選択電極を
フローティングとし、選択電極にフレーム毎に交互に-V
W+1/2VM 又はVW+1/2VMを印加するとともに、前記第３及
び前記第４スイッチング回路は放電期間の状態を継続し
たまま、前記第７スイッチング回路の出力電圧をフロー
ティングから1/2VM 、更にはＶM と段階的に切り替えて
充電することにより選択電極上の発光絵素に正又は負の
VW+1/2VMを印加し、非発光絵素に正又は負のVW-1/2VM
を印加することを特徴とする薄膜ＥＬ表示装置の駆動回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286242A JPH0634152B2 (ja) | 1985-12-17 | 1985-12-17 | 薄膜ｅｌ表示装置の駆動回路 |
| GB8630125A GB2186730B (en) | 1985-12-17 | 1986-12-17 | Thin film el display apparatus |
| DE19863643149 DE3643149A1 (de) | 1985-12-17 | 1986-12-17 | Treiberschaltung fuer eine duennfilm-elektrolumineszenz(el)-anzeige |
| US07/372,136 US4962374A (en) | 1985-12-17 | 1989-06-26 | Thin film el display panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286242A JPH0634152B2 (ja) | 1985-12-17 | 1985-12-17 | 薄膜ｅｌ表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62143096A JPS62143096A (ja) | 1987-06-26 |
| JPH0634152B2 true JPH0634152B2 (ja) | 1994-05-02 |
Family
ID=17701821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286242A Expired - Lifetime JPH0634152B2 (ja) | 1985-12-17 | 1985-12-17 | 薄膜ｅｌ表示装置の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4962374A (ja) |
| JP (1) | JPH0634152B2 (ja) |
| DE (1) | DE3643149A1 (ja) |
| GB (1) | GB2186730B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2691531B2 (ja) * | 1987-03-28 | 1997-12-17 | 富士通株式会社 | マトリクス表示装置の駆動方法 |
| DE3782858T2 (de) * | 1986-06-17 | 1993-04-08 | Fujitsu Ltd | Ansteuerung fuer eine anzeigevorrichtung in matrix-form. |
| DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
| JP2619027B2 (ja) * | 1988-11-30 | 1997-06-11 | シャープ株式会社 | 表示装置の駆動方法および装置 |
| US5325107A (en) * | 1988-11-30 | 1994-06-28 | Sharp Kabushiki Kaisha | Method and apparatus for driving a display device |
| JPH0748143B2 (ja) * | 1988-12-28 | 1995-05-24 | シャープ株式会社 | 表示装置の駆動方法 |
| US5093654A (en) * | 1989-05-17 | 1992-03-03 | Eldec Corporation | Thin-film electroluminescent display power supply system for providing regulated write voltages |
| US5233340A (en) * | 1989-09-16 | 1993-08-03 | Sharp Kabushiki Kaisha | Method of driving a display device |
| JP2628760B2 (ja) * | 1989-09-16 | 1997-07-09 | シャープ株式会社 | 表示装置の駆動装置 |
| WO1991007851A1 (en) * | 1989-11-14 | 1991-05-30 | Greyhawk Systems, Inc. | Matrix addressed liquid crystal light valve |
| JP2775941B2 (ja) * | 1989-12-08 | 1998-07-16 | 株式会社日本自動車部品総合研究所 | Ｅｌ素子の駆動装置 |
| JP2682886B2 (ja) * | 1990-04-25 | 1997-11-26 | シャープ株式会社 | 表示装置の駆動方法 |
| US5288515A (en) * | 1990-08-24 | 1994-02-22 | Sharp Kabushiki Kaisha | Vapor deposition method and apparatus for producing an EL thin film of uniform thickness |
| US5302966A (en) * | 1992-06-02 | 1994-04-12 | David Sarnoff Research Center, Inc. | Active matrix electroluminescent display and method of operation |
| US5812101A (en) * | 1996-04-04 | 1998-09-22 | Northrop Grumman Corporation | High performance, low cost helmet mounted display |
| US6229506B1 (en) | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| RU2137213C1 (ru) * | 1997-12-10 | 1999-09-10 | Ульяновский государственный технический университет | Устройство управления тонкопленочной электролюминесцентной панелью |
| JP3301379B2 (ja) * | 1998-03-27 | 2002-07-15 | 株式会社デンソー | Ｅｌ表示装置 |
| JP2000310969A (ja) * | 1999-02-25 | 2000-11-07 | Canon Inc | 画像表示装置及び画像表示装置の駆動方法 |
| CA2345562C (en) | 2000-05-01 | 2005-06-14 | Sharp Kabushiki Kaisha | El display apparatus |
| US7170478B2 (en) * | 2002-03-26 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving light-emitting device |
| AU2003285713A1 (en) * | 2002-08-14 | 2004-03-03 | Koninklijke Philips Electronics N.V. | Display device comprising a light guide |
| KR100515288B1 (ko) * | 2003-07-11 | 2005-09-20 | 한국전자통신연구원 | 저전력/고집적 소스 드라이버 및 그를 구비한 전류형 능동구동 유기 ｅｌ장치 |
| US7310077B2 (en) * | 2003-09-29 | 2007-12-18 | Michael Gillis Kane | Pixel circuit for an active matrix organic light-emitting diode display |
| US7633470B2 (en) | 2003-09-29 | 2009-12-15 | Michael Gillis Kane | Driver circuit, as for an OLED display |
| JP4196924B2 (ja) * | 2004-10-07 | 2008-12-17 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法および電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3026392C2 (de) * | 1980-02-26 | 1985-08-22 | Sharp K.K., Osaka | Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung |
| CA1190338A (en) * | 1980-06-30 | 1985-07-09 | Kazuhiro Takahara | Method for driving a matrix type display |
| US4594589A (en) * | 1981-08-31 | 1986-06-10 | Sharp Kabushiki Kaisha | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage |
| EP0106550B1 (en) * | 1982-09-21 | 1989-04-12 | Fujitsu Limited | Method of driving a matrix type display |
| US4652872A (en) * | 1983-07-07 | 1987-03-24 | Nec Kansai, Ltd. | Matrix display panel driving system |
| DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| JPH0634151B2 (ja) * | 1985-06-10 | 1994-05-02 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
-
1985
- 1985-12-17 JP JP60286242A patent/JPH0634152B2/ja not_active Expired - Lifetime
-
1986
- 1986-12-17 DE DE19863643149 patent/DE3643149A1/de active Granted
- 1986-12-17 GB GB8630125A patent/GB2186730B/en not_active Expired
-
1989
- 1989-06-26 US US07/372,136 patent/US4962374A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62143096A (ja) | 1987-06-26 |
| GB2186730B (en) | 1989-12-06 |
| DE3643149A1 (de) | 1987-06-19 |
| GB2186730A (en) | 1987-08-19 |
| DE3643149C2 (ja) | 1990-06-13 |
| GB8630125D0 (en) | 1987-01-28 |
| US4962374A (en) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH07109798B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US4983885A (en) | Thin film EL display panel drive circuit | |
| JP2682886B2 (ja) | 表示装置の駆動方法 | |
| JPH0118434B2 (ja) | ||
| JPH0572589B2 (ja) | ||
| JPH0528387B2 (ja) | ||
| JP2647859B2 (ja) | 薄膜ｅｌ表示装置 | |
| JPH0634153B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH0683284A (ja) | Ｅｌ表示装置 | |
| JPH0748138B2 (ja) | エレクトロルミネッセンス表示装置の駆動方式 | |
| JPH0748135B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0620318Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS63232293A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS60216389A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPH0230025B2 (ja) | ||
| JPH01227191A (ja) | 表示駆動方法 | |
| JPH0748134B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH03182793A (ja) | 表示装置の駆動方法 | |
| JPH0528385B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |