JPS60247765A - マイクロプロセツサ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロ・プロセッサを利用したパーソナル・
コンピュータ、ビデオゲーム機等のマイクロプロセッサ
制御装置に関するものである。

従来例の構成とその問題点 近年、マイクロ・プロセッサを応用したノく−ソナル・
コンピュータやビデオ・ゲーム機が普及し。

ソフトウェアも磁気テープ、ＲＯＭカートリッジ。

磁気ディスクなどで多くの種類のものが供給されるよう
になってきており、今後有線あるいは無線等の通信手段
により、ソフトウェアの供給も行なわれようとしている
。

以下図面を参照しながら従来のマイクロプロセッサ制御
装置（以下マイコン装置と略す）について説明する。第
１図は従来のマイコン装置のブロック図を示すものであ
る。図において、１はマイクロプロセッサ、２ａは操作
部、３は他の機器との通信手段である受信部、４は読み
書き可能なメモリ（以下ＲＡＭと略す）、５は読み出し
専用メモリ（以下ＲＯＭと略す）、６は磁気ディスク、
磁気テープ等で構成される外部記憶装置、７は受信部３
にデータを送る送信機、８は有線又は無線の通信路であ
る。

以上のように構成されマイコン装置について以下その動
作を説明する。マイクロ・プロセ、す１けＲＯＭ６の内
容に従って動作し、第２図はこの動作を示すフローチャ
ート図である。以下第２図に従い動作を説明する。

電源が投入されるとマイクロプロセッサ１は外部記憶装
置６、ＲＡ　Ｍ　４及びその他の周辺装置の初期設定を
行い、操作部２ａより送られる指令を受け付ける。指令
が「受信」であれば、マイクロ・プロセッサ１は送信機
７より通信路８を介して送られてきたプログラム・デー
タを受信部３により受信し、ＲＡＭ４に格納する。ここ
でプログラム・データとは、マイクロ・プロセッサ１が
実行できるソフトウェアで、機械語又は高級言語（例え
ばＢＡＳｉＣ）で書かれたデータである。受信が完了す
ると、マイクロ・プロセッサ１は操作部２ａの指令を再
び受け付け、その指令が「保存」であれば、ＲＡＭ４に
格納されているプログラム・データを外部記憶装置６に
保存し、再度操作部２ａの指令を受け付ける。指令が「
実行Ｊならば、マイクロ・プロセッサ１は、プログラム
・データの内容を実行する。又、指令が上記以外であれ
ば、その指令に従った処理を行った後、再度指令を受け
付ける。しかしながら上記の構成においては、受信した
プログラム・データの実行を開始すると、プログラム・
データが実行完了にならなければ、操作部２ａの指令を
受け付けることができないため、プログラム・データを
外部記憶装置６に保存することができなくなる。又、プ
ログラム・データの実行を中断して、操作部２ａの指令
を受け付けることもできない。さらに、現存供給されて
いるソフトウェアには、実行が完了しないものも数多く
あり、この場合はプログラム・データを実行した後で、
外部記憶装置６に保存することはできないという問題点
を有していた。

発明の目的 本発明は上記従来の問題点を解消するもので、受信した
プログラム・データの実行を中断し、外部記憶装置へ、
そのプログラム・データを保存することのできるマイク
ロ・コンピュータ制御装置を提供することを目的とする
。

発明の構成 本発明によるマイクロプロセッサ制御装置は、割り込み
入力端子を有するマイクロ・プコセ、すを備え、ユーザ
ーの操作により上記マイクロ・プロセッサに割り込み要
求信号を出力する割り込み制御装置を設け、この割り込
み要求信号により、受信したプログラム・データの実行
を中継し、プログラム・データを外部記憶装置に保存す
ることができるようにしたものである。

実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する。第３図は本発明の一実施例におけるマイクロ・コ
ンピュータ制御装置のプロ、り図を示すものである。図
において、２ｂは割り込み要求信号を発生する操作部で
、９は割り込み制御装置である。その他は第１図と同様
である。又第４図は本実施例の動作を示すフローチャー
ト図である。

以上のように構成されたマイクロプロセッサ制御装置に
ついて以下その動作を第４図に従い説明する。送信機７
より送られたプログラム・データを受信部３により受信
し、ＲＡＭ４に格納し、その実行、保存の動作は従来例
と同じであるから詳細は省略する。ＲＡＭＡ上に格納さ
れたプロゲラ　ム・データは操作部２ｂにより、実行開
始を指示されると、マイクロプロセッサ１はその実行を
開始する。ここで操作部２ｂより割り込み原因が発生す
ると、割り込み制御装置９は割り込み要求信号をマイク
ロプロセッサ１の割り込み入力端子に送る。ここで割り
込み入力端子は、マイクロプロセッサ自身でのマスク不
能な割り込み入力端子（ノン・マスカラブル・インター
ラブド−ＮＭｉ）を使用し、プログラム・データ内で割
り込みがマスクできないようにしている。マイクロプロ
セッサ１は割り込み要求信号を受け付けると、現在実行
中の処理を中断し、操作部２ｂの指令を受け付けること
ができるようになる。

発明の効果 以上のように本発明によれば、通信手段によりて送られ
てきたプログラム・データの実行中であっても、操作部
から割り込み信号を発生させることにより、その実行を
中断することができ、プログラム・データを外部記憶装
置に保存することができるというすぐれた効果が得られ
るものである。

【図面の簡単な説明】

第１図は従来のマイクロプロセッサ制御装置のブロック
図、第２図は第１図装置の動作を示すフローチャート図
、第３図は本発明の一実施例におけるマイクロプロセッ
サ制御装置のブロック図、第４図は第３図装置の動作を
示すフローチャート図であ、る。 １・・・・・・マイクロプロセッサ、２ｂ・・・・・・
操作部、３・・・・・・受信部、４・・・・・・ＲＡＭ
、６・・・・・ＲＯＭ、６・・・・・・外部記憶装置、
７・・・・・送信機、９・・・・・割シ込み制御装置。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 割り込み入力端子を有するマイクロ・プロセッサと、他
   の機器との通信を行う通信手段と、通信手段により受信
   したプログラムデータを記憶する読み書き可能なメモリ
   と、上記メモリの内容を保存するだめの外部記憶装置と
   、上記マイクロプロセッサの動作を記憶している読み出
   し専用メモリと、ユーザーの操作により上記マイクロプ
   ロセ。 すに割り込み要求信号を出力する割９込み制御装置とを
   具備し、上記割り込み要求信号により、受信したプログ
   ラムの実行を中断し、プログラム・データを上記外部記
   憶装置に保存することを可能にしたマイクロプロセッサ
   制御装置。