JPH0259828A - マイクロコンピュータ開発支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサ・システムのプログラム
のデバッグのためにマイクロプロセッサの動作を停止状
態にさせないで、実時間実行させながらプロセッサの状
態を記憶させる実行履歴記憶回路に関する。

〔従来の技術〕

従来、この種のマイクロコンピュータ開発支援装置は、
プログラムの実行を停止するためにアドレス条件、デー
タ条件や外部回路の条件などを設定して（以下、ブレー
ク条件という）、プログラムを実時間で実行させ、ブレ
ーク条件が成立してマイクロプロセッサを停止状態にさ
せる。プログラム実行中には実行状態をすべてリアルタ
イムトレーサと呼ばれる履歴記憶メモリに記憶させる。

第３図は従来例を示す。この例は、スーパーザイザ部１
と、エミュレーション・メモリ２と、ブレーク回路３と
、実行履歴記憶メモリ４と、エミュレーション・プロセ
ッサ・バス５と、スーパバィザ・プロセッサ・バス６と
、マイクロプロセッサ７と、ターゲット・システム８と
を具備している。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータ開発支援装置は、
バスの状態情報の種類に無関係にあらゆる状態を記憶す
るという方法を取っている。このような場合、マイクロ
プロセッサが活性状態のまま、その実行を停止する命令
（ＨＡＬＴ命令）を有しくプロセッサの発振まで止めて
しまう状態ではない）、停止状態を繰り返すようなマイ
クロプロセッサのリアルタイムトレーサは停止した状態
を、限られた履歴記憶メモリに書き込むので、すぐにい
っばいになってしまう。

これは履歴記憶メモリに実行状態をすべて書き込むので
、マイクロプロセッサが停止しているという状態（ＨＡ
ＬＴ状態）を書き込むのでプログラムのデバッグに必要
なそのほかの実行状態がはみ出てしまって履歴記憶がで
きないという欠点があった。

〔課題を解決するための手段〕

本発明のマイクロコンピュータ開発支援装置は、マイク
ロプロセッサに与えられたＨＡＬＴ命令によりバスの状
態情報を出力するための機能とマイクロプロセッサより
出力された状態情報を解読する回路と２回以上同じ状態
が続くことを判別する回路とその出力により履歴記憶メ
モリに書き込むか否かを選択する回路を有している。

マイクロプロセッサは与えられた命令の実行過程におい
て、バスステータスを出力する。このバスステータスを
マイクロプロセッサの外部回路において解読し、その結
果ＣＰＵが停止状態（ＨＡＬＴ状態）の場合にはそのま
まプロセッサの状態を履歴メモリに書き込む。ＨＡＬＴ
状態が連続する場合には２回目以降の書き込みを禁止す
る。これはＨＡＬＴ状態ということを記憶するフリップ
フロップを設けておいて最初のＨＡＬＴ状態でセットし
１次の状態も同じＨＡＬＴ状態の時、解読された信号と
フリップフロップの論理積をとり、書き込みを禁止する
ことにより実現できる。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり、この装
置は、第３図の従来例に比して、状態情報解読回路１０
と記憶可否選択回路１１が追加された。なお、８はター
ゲット・システム、９は状態情報出力信号線である。

まず、このマイクロコンピュータ開発支援装置の簡単な
動作を説明する。スーパーバイザ部１の制御により実行
すべきコードをエミュレーション・メモリ２にスーパバ
イザ・プロセッサ・バス６より格納させる。エミュレー
ション・メモリ２とマイクロプロセッサとはエミュレー
ション・プロセッサ・バス５を介して接続されており、
スーパーバイザ部１の制御によりエミュレーション・メ
モリ２に格納された命令コードをマイクロプロセッサ７
に与え実行する。この時、マイクロプロセッサ７の実行
を停止、中断するためにあらかじめ停止条件をブレーク
回路３に設定し、この条件が一致すると実行を停止する
。この時までのプロセッサの実行状態情報はエミュレー
ション・プロセッサ・バス５に出力されているので、こ
の情報を実行履歴記憶メモリ４にかきこむ。この時バス
・サイクルのすべてを書き込む。

本発明ではマイクロプロセッサ７の状態情報（以下バス
・ステータスという）の出力できるマイクロプロセッサ
を用い、バス・ステータスがＨＡＬＴ状態の時、状態情
報解読回路１０によって識別し、更にＨＡＬＴステータ
スが続けてきたとき、記憶可否選択回路１１によりメモ
リへの書き込みを停止する。

第２図（ａ）　、　（ｂ）に具体的な回路例とタイミン
グ図を示す。これはマイクロプロセッサからのバス・ス
テータスが（１１０１１）のとき、セレクタ２１　（７
４ＬＳ１１５３）にて解読し、ＨＡＬＴ状態であること
を認識し、回路２２　（７４ＬＳ７４）をセットする。

次のバス・サイクルにおいてもＨＡＬＴステータスが出
ると回路２３　（７４ＬＳ３７４）の書き込みデータラ
ッチ用のクロック・パルスを禁止する。

〔発明の効果〕

以上説明したように本発明によるマイクロコンピュータ
開発支援装置は、状態情報を出力できるマイクロプロセ
ッサと前記出力された情報によりＨＡＬＴ状態であるこ
とを認識することにより、２回目以降のＨＡＬＴ状態の
記憶を禁止することが可能となり、ＨＡＬＴ状態が時間
的に長く存在するプログラムデバッグに、履歴記憶メモ
リを有効に活用でき、デバッグを効率化できる。

９・・・状態情報出力信号線、１０・・・状態情報Ｎ読
回路、１１・・・記憶可否選択回路。

Claims (1)

【特許請求の範囲】
1. プログラムの実行履歴を記憶する回路において、プロセ
   ッサの実行を停止させる命令（ＨＡＬＴ命令）の動作を
   同一アドレスにおいて命令サイクルのみを消費するとい
   う状態（ＨＡＬＴ状態）で実現しているマイクロプロセ
   ッサに対して、与えられた命令により、バスの状態情報
   を出力する機能を有するマイクロプロセッサと前記マイ
   クロプロセッサより出力された状態情報を解読する回路
   と２回以上同じ状態が続くことを判別する回路と前記判
   別回路より出力された信号より実行記憶メモリに書き込
   みをするか否かを選択する回路を具備することを特徴と
   するマイクロコンピュータ開発支援装置。