JPS60250666A - 素子間分離方法 - Google Patents
素子間分離方法Info
- Publication number
- JPS60250666A JPS60250666A JP59105998A JP10599884A JPS60250666A JP S60250666 A JPS60250666 A JP S60250666A JP 59105998 A JP59105998 A JP 59105998A JP 10599884 A JP10599884 A JP 10599884A JP S60250666 A JPS60250666 A JP S60250666A
- Authority
- JP
- Japan
- Prior art keywords
- light
- gas
- groove
- insulating substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に係わり、特に絶縁性
基板上の半導体装置の素子間分離方法に関する。
基板上の半導体装置の素子間分離方法に関する。
近年、絶縁性基板上の半導体層に素子を形成する、所謂
ＳＯ８半導体装置が開発されている。このＳＯ８半導体
装置は、高速動作が容易で非常に少ない動作電流と云う
特徴を有しており、各種のデバイスへの適用が考えられ
ている。
ＳＯ８半導体装置が開発されている。このＳＯ８半導体
装置は、高速動作が容易で非常に少ない動作電流と云う
特徴を有しており、各種のデバイスへの適用が考えられ
ている。
ところで、ＳＯ８基板上に半導体装置を形成する場合、
各素子間′を分離する必要がある。この素子間分離方法
としては、従来法の第１図（ａ）〜（ｅ）に示す工程を
採っている。即ち、まずサファイア基板１上に高品質の
多結晶シリコン層をＣＶＤ法等により堆積した後、レー
ザビームアニール等により該シリコン層を単結晶化して
一結晶シリコン層２を形成する（第１図（ａ））。゛次
いで、上記形成されたＳＯ８基板上に写真蝕剣法により
レジストマスク３を形成した後（第１図（ｂ））、反応
性イオンエツチング（ＲＩＥ）等の微細加工技術により
前記単結晶シリコン層２をエツチングして素子分離すべ
き溝４を形成する（第１図（Ｃ））。その後、例えばＣ
ＶＤ法によりシリコン酸化ｗＡ５を少なくとも上記溝４
の２〜３倍厚く堆積させることにより平坦化を行い（第
１図（ｄ））、再びＲＩ’Ｅによりこの層をエツチング
して最終的に溝４の中にシリコン酸化膜５が平坦に埋込
まれることになる貰第１図（ｅ））。
各素子間′を分離する必要がある。この素子間分離方法
としては、従来法の第１図（ａ）〜（ｅ）に示す工程を
採っている。即ち、まずサファイア基板１上に高品質の
多結晶シリコン層をＣＶＤ法等により堆積した後、レー
ザビームアニール等により該シリコン層を単結晶化して
一結晶シリコン層２を形成する（第１図（ａ））。゛次
いで、上記形成されたＳＯ８基板上に写真蝕剣法により
レジストマスク３を形成した後（第１図（ｂ））、反応
性イオンエツチング（ＲＩＥ）等の微細加工技術により
前記単結晶シリコン層２をエツチングして素子分離すべ
き溝４を形成する（第１図（Ｃ））。その後、例えばＣ
ＶＤ法によりシリコン酸化ｗＡ５を少なくとも上記溝４
の２〜３倍厚く堆積させることにより平坦化を行い（第
１図（ｄ））、再びＲＩ’Ｅによりこの層をエツチング
して最終的に溝４の中にシリコン酸化膜５が平坦に埋込
まれることになる貰第１図（ｅ））。
このように従来の素子間分離方法は、工程が複雑なうえ
に荷電粒子を用いるＲＩＥ工程が２度も実施されるので
、この荷電粒子による活性ｆＲ域７への照射損傷を生じ
る結果となる。特に、第１図（ｄ）から同図（ｅ）にお
ける最後のＲｉ Ｅ工程による活性領域７への損傷は、
この上に半導体装置を形成することから、極めて有害な
ものとなる。
に荷電粒子を用いるＲＩＥ工程が２度も実施されるので
、この荷電粒子による活性ｆＲ域７への照射損傷を生じ
る結果となる。特に、第１図（ｄ）から同図（ｅ）にお
ける最後のＲｉ Ｅ工程による活性領域７への損傷は、
この上に半導体装置を形成することから、極めて有害な
ものとなる。
本発明の目的は、絶縁性基板上に形成された半導体層の
活性な領域間を簡易な工程で絶縁分離することができ、
且つ該活性領域の荷電ビームによる照射損傷を防止し得
る素子間分離方法を提供することにある。
活性な領域間を簡易な工程で絶縁分離することができ、
且つ該活性領域の荷電ビームによる照射損傷を防止し得
る素子間分離方法を提供することにある。
本発明の骨子は、反応性の堆積ガス中で絶縁性基板の裏
面から光を照射することにより、この基板上に形成され
た活性な半導体領域を絶縁弁ｍすることにある。
面から光を照射することにより、この基板上に形成され
た活性な半導体領域を絶縁弁ｍすることにある。
即ち本発明は、絶縁性基板上の半導体層に形成される半
導体装置の各素子間を絶縁分離する素子間分離方法にお
いて、絶縁性基板上に形成された半、゛導体層を複数の
活性領域に分離したのち、上記基板を反応性の堆積ガス
雰囲気中に晒し、該基板の裏面側から前記分離領域間に
光を照射して該分離領域間に絶縁膜を埋込み形成するよ
うにした方法である。
導体装置の各素子間を絶縁分離する素子間分離方法にお
いて、絶縁性基板上に形成された半、゛導体層を複数の
活性領域に分離したのち、上記基板を反応性の堆積ガス
雰囲気中に晒し、該基板の裏面側から前記分離領域間に
光を照射して該分離領域間に絶縁膜を埋込み形成するよ
うにした方法である。
〔発明の効果〕 ・
本発明によれば、絶縁性基板上の単結晶半導体層上に半
導体装置を形成する際の微細な素子分離領域を作ること
ができ、且つその工程を従来方法に比較して大幅に簡略
化することができる。さらに、従来方法と異なり、絶縁
膜の埋込みにＲＩＥ工程等を用いる必要がないので、活
性領域に対する照射損傷がなく、超ＬＳＩ製造プロセス
に極めて有効である。
導体装置を形成する際の微細な素子分離領域を作ること
ができ、且つその工程を従来方法に比較して大幅に簡略
化することができる。さらに、従来方法と異なり、絶縁
膜の埋込みにＲＩＥ工程等を用いる必要がないので、活
性領域に対する照射損傷がなく、超ＬＳＩ製造プロセス
に極めて有効である。
第２図は本発明の一実施例方法に使用したｉＩ膜形成装
置を示す概略構成図である。図中１１は真空容器であり
、この容器１１内には試料１２を固定保持する試料台１
３が収容されている。試料台１３は溶融石英からなり、
試料１２を垂直に立てて固定するもので、図中矢印に示
す方向に回動自在に設けられている。さらに、試料台１
３には上記試料１２を加熱するためのヒータ（図示せず
）が設けられている。また、真空容器１１にはガス導入
口１４が設けられており、このガス導入口１４から反応
性の堆積ガス、例えばモノシラン５ＩＨ４と０２との混
合ガスが導入される。さらに、真空容器１１にはガス排
気口１５が設けられており、このガス排気口１５から上
記ガスが排気されるものとなっている。
置を示す概略構成図である。図中１１は真空容器であり
、この容器１１内には試料１２を固定保持する試料台１
３が収容されている。試料台１３は溶融石英からなり、
試料１２を垂直に立てて固定するもので、図中矢印に示
す方向に回動自在に設けられている。さらに、試料台１
３には上記試料１２を加熱するためのヒータ（図示せず
）が設けられている。また、真空容器１１にはガス導入
口１４が設けられており、このガス導入口１４から反応
性の堆積ガス、例えばモノシラン５ＩＨ４と０２との混
合ガスが導入される。さらに、真空容器１１にはガス排
気口１５が設けられており、このガス排気口１５から上
記ガスが排気されるものとなっている。
一方、真空容器１１の左方には、光源１６が配置されて
おり、この光源１６からの光１７は容器１１側壁に設け
られた溶融石英製の透明窓１８を介して容器１１内に導
入され、前記試料１２の裏面側に照射されるものとなっ
ている。ここで、光源１６はＡｒＦ波長１９３ ［ｎｍ
］の１キシマレーザである。また、真空容器１１の右側
壁面には透明窓１９が設けられており、この窓１つによ
り上記光源１６から出て試料１２を通過した光１７は容
器１１外に導光されるものとなっている。なお、図中２
１はモノシランＳｉＨ４ガス等の流量を制御するための
バルブ、２２は０２ガス等の流量を制御するためのバル
ブを示している。
おり、この光源１６からの光１７は容器１１側壁に設け
られた溶融石英製の透明窓１８を介して容器１１内に導
入され、前記試料１２の裏面側に照射されるものとなっ
ている。ここで、光源１６はＡｒＦ波長１９３ ［ｎｍ
］の１キシマレーザである。また、真空容器１１の右側
壁面には透明窓１９が設けられており、この窓１つによ
り上記光源１６から出て試料１２を通過した光１７は容
器１１外に導光されるものとなっている。なお、図中２
１はモノシランＳｉＨ４ガス等の流量を制御するための
バルブ、２２は０２ガス等の流量を制御するためのバル
ブを示している。
次に、上記装置を用いた素子間分離方法について、第３
図（ａ）〜（ｅ）を参照して説明する。
図（ａ）〜（ｅ）を参照して説明する。
まず、第３図（ａ）に示す如くサファイア基板（絶縁性
基板）３１上に、例えばエピタキシャル成長により単結
晶シリコンＨ（半導体層）３２を成長させ、所謂ＳＯ８
基板を作成した。次いで、第３図（ｂ）示す如くシリコ
ン層３２上にレジストを塗布し、写真蝕刻法によりレジ
ストマスク３３のパターンを形成した。続いて、例えば
ＲＩＥ法を用いシリコン層３２を素子分離すべき領域に
応じてエツチングし、第３図（Ｃ）示す如く絶縁層を埋
込むべき微細な１１３４を形成した。その後、レジスト
マスク３３を除去した。
基板）３１上に、例えばエピタキシャル成長により単結
晶シリコンＨ（半導体層）３２を成長させ、所謂ＳＯ８
基板を作成した。次いで、第３図（ｂ）示す如くシリコ
ン層３２上にレジストを塗布し、写真蝕刻法によりレジ
ストマスク３３のパターンを形成した。続いて、例えば
ＲＩＥ法を用いシリコン層３２を素子分離すべき領域に
応じてエツチングし、第３図（Ｃ）示す如く絶縁層を埋
込むべき微細な１１３４を形成した。その後、レジスト
マスク３３を除去した。
上記工程の後、試料を前記第２図に示す装置の試料台１
３に固定保持し、試料台１３を、例えば３００ ［℃］
に加熱した。この状態で、真空容器１１内にＳｉＨ４と
０２との混合ガスを導入し、光源１６からのレーザビー
ム１７を試料の裏面側に照射した。このとき、前記サフ
ァイア基板３１は上記ビーム（波長１９３ｎｍ）１７に
対して透明であるが、前記シリコン層３２は不透明であ
る。
３に固定保持し、試料台１３を、例えば３００ ［℃］
に加熱した。この状態で、真空容器１１内にＳｉＨ４と
０２との混合ガスを導入し、光源１６からのレーザビー
ム１７を試料の裏面側に照射した。このとき、前記サフ
ァイア基板３１は上記ビーム（波長１９３ｎｍ）１７に
対して透明であるが、前記シリコン層３２は不透明であ
る。
従って、試料の裏面側に照射されたビーム１７はシリコ
ン層３２で反射されると共に、前記溝３４内を通過する
ことになる。溝３４を通過したビーム３５は５ｉｔ−１
４を直接分解して５ｒＨＸラジカルとなり、このラジカ
ルが０２と反応して前記溝３４内にのみ５ｉｏ２膜３６
が堆積することになる。この５ｉＱ２膜′；３６はＡｒ
Ｆレーザビーム３５に対しては完全に透明であり、従っ
て５ｉＱ２膜３６は１間の経過と共に厚く堆積し、最終
的に溝３４内に完全に埋込まれる結果となる。
ン層３２で反射されると共に、前記溝３４内を通過する
ことになる。溝３４を通過したビーム３５は５ｉｔ−１
４を直接分解して５ｒＨＸラジカルとなり、このラジカ
ルが０２と反応して前記溝３４内にのみ５ｉｏ２膜３６
が堆積することになる。この５ｉＱ２膜′；３６はＡｒ
Ｆレーザビーム３５に対しては完全に透明であり、従っ
て５ｉＱ２膜３６は１間の経過と共に厚く堆積し、最終
的に溝３４内に完全に埋込まれる結果となる。
かくして本実施例方法によれば、素子分離すべき活性領
域３７間にＳｉＯ２膜３６を選択的に埋込むことができ
、活性領域３７を絶縁分離することができる。そしてこ
の場合、平坦化を行うためのＲＩＥを必要としないので
、活性領域３７に対する照射損傷を完全になくすことが
できる。しがも、選択的に溝３４内に５Ｉ０２膜３６を
埋込むことができるた、め、工程の大幅な簡略化をはか
り得、制御性の点でも優れている。また、第２図に示す
装置のように透明窓１９を用いることにより、試料１２
を通過したビーム３５が容器１１の壁面で反射して再び
試料１２に照射されることがない゛ので、シリコン層３
２の上面に５ｉＯ２１１１が形成されるのを未然に防止
できる等の利点がある。
域３７間にＳｉＯ２膜３６を選択的に埋込むことができ
、活性領域３７を絶縁分離することができる。そしてこ
の場合、平坦化を行うためのＲＩＥを必要としないので
、活性領域３７に対する照射損傷を完全になくすことが
できる。しがも、選択的に溝３４内に５Ｉ０２膜３６を
埋込むことができるた、め、工程の大幅な簡略化をはか
り得、制御性の点でも優れている。また、第２図に示す
装置のように透明窓１９を用いることにより、試料１２
を通過したビーム３５が容器１１の壁面で反射して再び
試料１２に照射されることがない゛ので、シリコン層３
２の上面に５ｉＯ２１１１が形成されるのを未然に防止
できる等の利点がある。
第４図は他の実施例方法を説明するための断面図である
。この実施例は、前記絶縁膜の形成時に前記試料台１３
をレーザビーム１７の照射方向に対して回動させるよう
にした方法である。即ち、前記第３図（ａ）〜（Ｃ）に
示す工程までｉ先の実施例と同様であり、この後同図（
ｅ）に示す工程で試料台１３を回動させながらＳｉＯ２
膜３６の堆積を行った゛。
。この実施例は、前記絶縁膜の形成時に前記試料台１３
をレーザビーム１７の照射方向に対して回動させるよう
にした方法である。即ち、前記第３図（ａ）〜（Ｃ）に
示す工程までｉ先の実施例と同様であり、この後同図（
ｅ）に示す工程で試料台１３を回動させながらＳｉＯ２
膜３６の堆積を行った゛。
このような方法であっても先の実施例と同様に溝３４内
に５ｉＯ２１１１３６を選択的に堆積することができ、
活性−城３７間の絶縁分離を行うことができる。さらに
この場合、単結晶シリコン層３２の壁面４１での反射光
４２を利用しているので、溝３４の両壁に対して５ｉ０
２膜３６゛の密着性を向上させることができる。
に５ｉＯ２１１１３６を選択的に堆積することができ、
活性−城３７間の絶縁分離を行うことができる。さらに
この場合、単結晶シリコン層３２の壁面４１での反射光
４２を利用しているので、溝３４の両壁に対して５ｉ０
２膜３６゛の密着性を向上させることができる。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記反応性の堆積ガスとしては、Ｓ ｉ
Ｈ４と０２との混合ガスに限らず、シラン類、有機シ
ラン類若しくは有機金属ガス等と０２ 、Ｎ２０．ＮＯ
２若しく ハＨ２等との混合ガスを用いることが可能で
ある。さらに、上記混合ガスに８２ Ｈ６、Ｐｉ−１３
若しくはＡ Ｓ Ｈ３等を添加するようにしてもよい。
ない。例えば、前記反応性の堆積ガスとしては、Ｓ ｉ
Ｈ４と０２との混合ガスに限らず、シラン類、有機シ
ラン類若しくは有機金属ガス等と０２ 、Ｎ２０．ＮＯ
２若しく ハＨ２等との混合ガスを用いることが可能で
ある。さらに、上記混合ガスに８２ Ｈ６、Ｐｉ−１３
若しくはＡ Ｓ Ｈ３等を添加するようにしてもよい。
また、前記ｓｍ形成装置の構成は前記第２図に河谷限定
されるものではな（、仕様に応じて適宜変更可能である
。例えば、第５図に示す如く容器１１の右方に新たな光
源（波長１０．６μ肌のＧＯ２レーザ）５１を設け、該
光源５１からのレーザビーム５２を紫外光カットフィル
タ５３を介して容器１１内に導入し試料１２の表面側に
照射するようにしてもよい。
されるものではな（、仕様に応じて適宜変更可能である
。例えば、第５図に示す如く容器１１の右方に新たな光
源（波長１０．６μ肌のＧＯ２レーザ）５１を設け、該
光源５１からのレーザビーム５２を紫外光カットフィル
タ５３を介して容器１１内に導入し試料１２の表面側に
照射するようにしてもよい。
この場合、前記溝３４内に堆積中の５ｉ０２膜３６はこ
の波長のレーザビームを効率良く吸収して加熱され、一
方シリコン層３２に対しては透明であるため、温度上昇
を抑制することができ、溝３４内の両壁との密着性の良
い５１０２Ｍ！３６を堆積させることができる。
の波長のレーザビームを効率良く吸収して加熱され、一
方シリコン層３２に対しては透明であるため、温度上昇
を抑制することができ、溝３４内の両壁との密着性の良
い５１０２Ｍ！３６を堆積させることができる。
また、前記絶縁性基板として、サファイア基板の代りに
単結晶シリコン基板上に絶縁層を形成したものを用いる
ことも可能である。この場合、絶縁性基板上の半導体層
としては、多結晶や非晶質の半導体層をアニールして申
結晶化したものを用いればよい。さらに、ＳＯ８に限ら
ず積層半導体装置の素子間分離に適用できるのは勿論の
ことである。その他、本発明の要旨を逸脱しない範囲で
、種々変形して実施することができる。
単結晶シリコン基板上に絶縁層を形成したものを用いる
ことも可能である。この場合、絶縁性基板上の半導体層
としては、多結晶や非晶質の半導体層をアニールして申
結晶化したものを用いればよい。さらに、ＳＯ８に限ら
ず積層半導体装置の素子間分離に適用できるのは勿論の
ことである。その他、本発明の要旨を逸脱しない範囲で
、種々変形して実施することができる。
第１図は従来の素子間分離工程を示す断面図、第２図は
本発明の一実施例方法に使用した薄膜形成装置を示す概
略構成図、第３図は上記装置を用いた素子間分離工程を
示す断面図、第４図は他の実施例を説明するための断面
図、第５図は１ｌｌｌ形成装置の変形例を示す概略構成
図である。 １１・・・真空容器、１２・・・試料、１３・・・試料
台、１４・・・ガス導入口、１５・・・ガス排気口、１
６・・・光源、１７光、１８．１９・・・透明窓、３１
・・・サファイア基板（絶縁性基板）、３２・・・単結
晶シリコン層（半導体層）、３３・・・レジストマスク
、３４・・・溝、３６・・・５ｉ０２膜（絶縁膜）、３
７・・・活性領域。 出願人代理人 弁理士 鈴江武彦 第１ 図 第２図
本発明の一実施例方法に使用した薄膜形成装置を示す概
略構成図、第３図は上記装置を用いた素子間分離工程を
示す断面図、第４図は他の実施例を説明するための断面
図、第５図は１ｌｌｌ形成装置の変形例を示す概略構成
図である。 １１・・・真空容器、１２・・・試料、１３・・・試料
台、１４・・・ガス導入口、１５・・・ガス排気口、１
６・・・光源、１７光、１８．１９・・・透明窓、３１
・・・サファイア基板（絶縁性基板）、３２・・・単結
晶シリコン層（半導体層）、３３・・・レジストマスク
、３４・・・溝、３６・・・５ｉ０２膜（絶縁膜）、３
７・・・活性領域。 出願人代理人 弁理士 鈴江武彦 第１ 図 第２図
Claims (1)
- 【特許請求の範囲】 （１）絶縁性基板上に形成された半導体層を複数の領域
に分離する工程と、次いで上記基板を反応性の堆積ガス
雰囲気中に晒し、該基板の裏面側から前記分離領域間に
光を照射して該分離領域間に絶縁膜を埋込み形成する工
程とを含むことを特徴とする素子間分離方法。 （２前記半導体層は、前記絶縁性基板上に形成された非
晶質或いは多結晶の半導体膜をアニールにより単結晶化
してなるものであることを特徴とする特許請求の範囲第
１項記載の素子間分離方法。 （ａ 前記半導体層は、前記絶縁性基板上にエピタキシ
ャル成長されたものであることを特徴とする特許請求の
範囲第１項記載の素子間分離方法。 （４）前記絶縁性基板及び前記分離領域間に埋込み形成
する絶縁膜は前記光に対して透明であり、且つ前記半導
体層は上記光に対して不透明であることを特徴とする特
許請求の範囲第１項記載の素子間分離方法。 （５）前記光は、前記反応性の堆積ガスに吸収されるも
のであることを特徴とする特許請求の範囲第１項記載の
素子間分離方法。 （６） 前記反応性の堆積ガスは、シラン類、有機シラ
ン類若しくは有機金属ガスと０２ 、 Ｎ２０． Ｎ０
２若しくはＨ２との混合ガス、或いはこれらの混合ガス
に８２８６ 、ＰＨ３若しくはＡＳＨａ等の不純物を添
加してなるものであることを特徴とする特許請求の範囲
第１項記載の素子間分離方法。 （７）前記絶縁性の基板は、前記光とは別の光の照射に
より加熱されることを特徴とする特許請求の範囲第１項
記載の素子間分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105998A JPS60250666A (ja) | 1984-05-25 | 1984-05-25 | 素子間分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105998A JPS60250666A (ja) | 1984-05-25 | 1984-05-25 | 素子間分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60250666A true JPS60250666A (ja) | 1985-12-11 |
Family
ID=14422374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105998A Pending JPS60250666A (ja) | 1984-05-25 | 1984-05-25 | 素子間分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250666A (ja) |
-
1984
- 1984-05-25 JP JP59105998A patent/JPS60250666A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517776B2 (en) | Method for controlling dislocation positions in silicon germanium buffer layers | |
| JP3854731B2 (ja) | 微細構造の製造方法 | |
| US4069094A (en) | Method of manufacturing apertured aluminum oxide substrates | |
| JPH0691014B2 (ja) | 半導体装置の製造装置 | |
| JPH0729823A (ja) | 半導体装置の製造方法 | |
| KR20010009810A (ko) | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 | |
| JPH03296247A (ja) | 半導体装置およびその製造方法 | |
| US6169004B1 (en) | Production method for a semiconductor device | |
| JPS628519A (ja) | 不純物拡散層の形成方法 | |
| JPH01134912A (ja) | 半導体薄膜の製造方法 | |
| JP4222232B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2694625B2 (ja) | 化合物半導体基体のエッチング方法および製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JP2717165B2 (ja) | 化合物半導体の構造形成方法 | |
| JP2603553B2 (ja) | 薄膜成長法 | |
| JPS62282430A (ja) | Ｓｏｉ素子の形成方法 | |
| JP2671089B2 (ja) | 量子構造作製方法 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JPH05163574A (ja) | 薄膜堆積装置及び半導体装置の製造方法 | |
| JPS60216564A (ja) | 半導体集積回路の製造方法 | |
| JPH0461291A (ja) | 化合物半導体の構造形成方法 | |
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPH05183050A (ja) | 半導体装置の製造方法 | |
| JPS6376352A (ja) | 半導体装置の製造方法 |