JPS6025901B2 - 集積回路装置の製造方法 - Google Patents

集積回路装置の製造方法

Info

Publication number
JPS6025901B2
JPS6025901B2 JP51054508A JP5450876A JPS6025901B2 JP S6025901 B2 JPS6025901 B2 JP S6025901B2 JP 51054508 A JP51054508 A JP 51054508A JP 5450876 A JP5450876 A JP 5450876A JP S6025901 B2 JPS6025901 B2 JP S6025901B2
Authority
JP
Japan
Prior art keywords
aluminum
layer
substrate
silicon dioxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51054508A
Other languages
English (en)
Other versions
JPS525287A (en
Inventor
ミカエル・アール・ポポニアク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS525287A publication Critical patent/JPS525287A/ja
Publication of JPS6025901B2 publication Critical patent/JPS6025901B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6324—Formation by anodic treatments, e.g. anodic oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は酸化アルミニウムによる絶縁物分離領域を有す
る集積回路装置の製造方法に関する。
これまで、半導体集積回路の超小型化が促進されて集積
回路（ＩＣ）内の回路素子の集積密度が高められて来た
が、最近、集積回路技術の主要部分が、集積した回路素
子相互間を電気的に分離するために種々の形の絶縁物分
離を利用する額向に変りつつある。当該技術分野し、お
いてかなり利用されて来た絶縁物分離を形成する一方法
では、通常回路素子が形成されるシリコン・ェピタキシ
ャル層内に、最初にくぼみのパターンを選択的に食刻し
て形成し、そして例えば窒化シリコンのマスクの如き適
当な酸化防止マスクを用いてくぼみ内のシリコンを熱酸
化して機方向の電気的分離をもたらす理込二酸化シリコ
ンの分離領域を形成している。
この技術に関しては、米国特許第３Ｍ８１２５号及び１
９７１年発刊のＰｈｉｌｉｐｓＲｅｓｅａｒｃｈＲｅｐ
ｏｒｔ２６の１６６〜１８０頁にＫ．Ｋ皿ｉ等による“
ＬＯＣＯＳＤｅｖｉｃｅｓ”と題する論文に記述されて
いる。この方法では、良好なる横方向の絶縁分離がもた
らされるが多少問題が生じて来た。
最初は窒化シリコンのマスクがシリコン基板上に直接付
着されていた。これは、拳化シリコンとシリコンとの界
面により下地のシリコン基板上にひき起される高ストレ
スに関連した問題を生じることになる。このようなスト
レスは多くの場合、シリコン基板内に転位を発生するこ
とが知られており、結局望ましくない漏れ電流路及びそ
の他界面の電気的特性に思い影響を及ぼすことになる。
窒化シリコン膜との界面のストレスを最小にするために
、シリコン基板と窒化シリコン膜との間に薄い二酸化シ
リコン膜を形成することがこの技術において行われて来
た。このような熱酸化中に、窒化シリコン膜の下の熱酸
化物から二酸化シリコンが横方向に相当量更に浸透する
。この横方向の浸透はマスクと基板との界面で最大にな
り、望ましくないバード・ピーク（ｂｊｒｄ′ｓＰａｋ
）として従来知られている横方向傾斜構造を形成するこ
とになる。１９７１年６自発刊のＰｈｉｌｉｐｓＲｅｓ
ｅａｒｃｈＲｅｐｏｒｔ２６の１５７〜１６５頁にＪ．
Ａ．Ａｐｐｅｌｓ等による“ＬＭａｌ○ｘｉ■ｔｉｏｎ
ｏｆ Ｓｍｃｏｎ；Ｎｅｗ Ｔｅｃｈｎｏｌｏｇｉｃ
ａｌ瓜ｐｅｃｒ及び１９７３王５月１３日米国シカゴ市
で開催 さ れ た ｍｅ Ｐｒｗｅｅｄｉｎｇｓ ｏ
ｆ ｔｈｅＥｌｅｃｔｒｏｃｈｅｍｉｃａＩ ＳＭｉｅ
ｔｙ ＣｏｎｆｅｒｅｎｃｅにおけるＳｅｍｉｃｏｎｄ
ｕｃｂｒ Ｓｉｌｉｃｏｎｌ９７３の８６０〜８７９頁
にＥＫｏｏｉ等による“ＳｅにｃｔｉｖｅＣｘｉｄａｔ
ｉｏｎｏｆＳｉｌｉｃｏｎａｎｄ ｌｂ戊ｖｉｃｅＡｐ
ｐｌｉｃａｔｉｏｎ’’と題する論文には、特に熱酸化
法による埋込二酸化シリコンを形成する際に使用される
二酸化シリコンと室化シリコンとの複合マスクに関連す
る“バード・ピーグ’の問題が従来技術において認識さ
れていることが記述されている。
集積回路に絶縁分離領域を形成する他の方法としては、
食刻及び再充填法がある。
この方法によれば、基板内に所望の分離パターンのくぼ
みを食刻して形成し、そしてＣＶＤ法で形成され得る二
酸化シリコンの如き絶縁材料を基板の表面上に付着して
くぼみを充填し、しかも基板のくぼみ以外の部分上にく
ぼみと同じ高さに付着する。この方法では、基板の表面
が望ましくない不規則な形になる。この構造体を集積回
路の後処理段階に使用するためにＬ二酸化シリコンの如
き絶縁材料を基板のくぼみ以外の部分から除去し、一方
基板のくぼみ内には残すように基板表面を平坦にする必
要があることもこの技術において知られている。食刻及
び再充填法の如き従来技術の欠点の１つは、このような
平坦にすることがむずかしいことである。食刻及び再充
填法で遭遇する別のむずかしさは、特に比較的深く狭い
くぼみの場合に付着絶縁材料でくぼみを完全に満すこと
である。
更に、埋込絶縁物分離を形成するのに利用する方法にか
かわらず、埋込絶縁材料が二酸化シリコンである場合に
は、二酸化シリコン内に生じる固有の正電荷のために埋
込二酸化シリコンをＰ型シリコン基板との界面に沿って
反転層が生じる懐向があることも知られている。
更に、バィポーラ素子において、埋込酸化シリコンに接
触するベース領域の如きＰ型領域では、このような反転
層が生じるために、その領域に渡って漏れ電流路を生じ
る恐れがある。
以上のような問題を解消するため、分離用の絶縁物とし
て酸化アルミニウムを使用する技術が提案されているが
、酸化アルミニウムとシリコンの如き半導体基板との間
の接着性については考慮されていない。
第ＩＡ図〜第ＩＧ図は本発明によって改良されるべき技
術を示す。
１００／仇の抵抗率を有するＰ‐ウェハ１０には、結果
的に埋込サプコレク夕として働くＮ＋領域１１が、例え
ば米国特許第３５３職７６号明細書に記述されている如
き従来の不純物熱軸広散法で形成される。
不純物が基板１０に添加されて、Ｎ＋領域１１は１げ１
原子／地の表面濃度を有する。領域１１は従釆のイオン
・ィンプランテーション法で形成してもよい。領域１１
を形成した後、Ｎ型層１２が、例えば前記米国特許明細
書に記述されている如き従釆のヱビタキシャル成長法で
形成される。ヱピタキシャル層１２は最高１×１び原子
／幼のド−ビング・レベルを有する。ェピタキシヤル層
の付着中、Ｎ十埋込サブコレク夕領域１１が、第ＩＡ図
に示す如く、ヱピタキシャル層内に外方拡散する。第Ｉ
Ａ図に示す如く、１６００Ａの厚さの二酸化シリコン膜
１３は前記米国特許明細書に記述されている如き従来の
任意の方法で形成され、そして従来の写真製版食刻法を
利用して二酸化シリコン膜を選択的に食刻して開孔１４
が開けられる。ご領域１５は、例えばほう素の如き導電
型決定不純物を２×１びｏ原子／地のＣＯに添加して形
成されて第ＩＢ図に示す構造体になる。Ｐ型不純物は、
拡散もしくはイオン・インプランテーション法のいずれ
で添加してもよい。Ｐ＋領域１５は、食刻液を用いて関
孔１４を通して選択的に食刻除去される。食刻を早める
ために陽極食刻の特性を利用して、Ｐ十領域１５の如き
高ドープド領域を低ドーピング・レベルの隣接層１２よ
りも高速度で選択的に食刻する。陽極食刻工程は、１９
７２年７自発刊のＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌ
ｏｓｍｅ ＢｕｌｌｅｔｉｎＶｏｌ．１５，恥．２，６
８２頁にＪ．Ｌ．Ｄｅｉ船ｓによる文献に記載されてい
る如き従来の任意の陽極食刻装置で行ってもよい。陽極
食刻では、陽極の正電圧が基板１０‘こ印加され、ＨＦ
５％の水溶液中の白金箔が陰極として働く。陽極食刻中
、電解液は電流密度０．１Ａ／の及び印加電圧６Ｖに維
持され、第ＩＣ図に示す如く、シリコン・ェピタキシャ
ル層１２の表面から該層内へ約２〃の深さに渡るくぼみ
１６を形成する。約１．５仏の厚さのアルミニウム層を
基板上に付着して第ＩＤ図に示す如くアルミニウムの層
を形成する。
アルミニウム層１７はくぼみ１６の７０％程度に充填さ
れ、一方アルミニウム層１８は二酸化シリコン膜１３の
表面上に付着される。アルミニウム層１７及び１８は、
例えば前記米国特許の方法に利用されている標準の真空
蒸着法の如き、集積回路にアルミニウム金属化パターン
を形成する従来の任意の方法で付着してもよい。くぼみ
１６内に付着されたアルミニウム１７は陽極酸化されて
、第ＩＥ図に示す如く酸化アルミニウム領域１７を形成
する。
アルミニウムの陽極酸化は従来の標準の電解液中で行っ
てもよい。この陽極酸化の代表的な方法及び菱贋として
は、１９７３王５月１３日米国シカゴ市で開催されたＴ
ｈｅＰｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｅｌｅｃ
ｔｒｏｃｈｅｍｉｃａＩ ＳｏｃｉｅｔｙＣｏｎｆｅｒ
ｅＭｅにおけるＳｅｍｉｃｏｎｄｕｃ■ｒ Ｓｉｌｉｃ
ｏｎｌ９７３の６５１〜６５刀剣こＤ．Ｋ．Ｓｅｂによ
る論文に記述されている。この陽極酸化処理に使用して
もよい装置は、前記ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃ
ｌｏｓｕｒｅＢ側ｅｔｉｎにも記載されている。ウェハ
は、基板の裏側で約１０Ｖの正の印加電圧に接続される
。硫酸８％の水溶液は電解液として働き、そして白金箔
の陰極が逆電極として使用される。印加電圧は、電流密
度が０．２ｈＡ／のよりも少なくなるまでイオン化が継
続して行われる間一定の値に維持される。陽極酸化処理
の間、二酸化シリコン膜１３は、その表面上に付着され
たアルミニウム層１８を電解液中での陽極酸化のために
必要な正電圧から絶縁する働きをする。従って、アルミ
ニウム層１８の陽極酸化は殆んど行われない。次に、ア
ルミニウムを選択的に食刻するが酸化アルミニウムを比
較的侵さないような食刻液が使用されてアルミニウム層
１８が除去され、他方くぼみ内の陽極酸化アルミニウム
層１７はほぼそのまま残り第ＩＦ図に示す構造体になる
。アルミニウムを選択的に除去するが酸化アルミニウム
を比較的侵さないような食刻液に関しては 、Ａｃａｄ
ｅｍｉｃ Ｐｒｅｓｓ ， Ｌｏｎｄｏｎ ａｂｄ Ｎ
ｅｗＹｏｒｋｌ９６１年発刊のＬ．Ｙｏ皿ｇによる“Ａ
皿ｄｉｃｏＫｉｄｅＦｉｌｍｓ”と題する論文の１９６
及び１９刀割こ記述されている。
このような食刻液は、塩化第二水銀溶液、メチルアルコ
ール中の臭素及びヨウ素の溶液、及び完全に溶解した機
酸素塩酸並びにＨＦ及び硝酸の混合液を含む。バイポー
ラ集積回路の製法は、例えば前記米国特許明細書に記述
されている如き従釆の集積回路製造技術を利用して第Ｉ
Ｇ図に示す構造体を形成して完成される。
この出来上りの構造体では、Ｐ型ベース領域２０がＮ十
サブコレクタ１１に接触し、そしてＮ十ェミッタ領域２
１がベース領域２０内に囲まれる。コレクタ接点２２は
サプコレクタ１１に接続するための電路になる。金属接
点２３，２４及び２５はェミツタ・ベース及びコレクタ
にそれぞれ形成される。以上の方法では、半導体基板に
正の電圧が印加されるので、すべてのくぼみ内で同時に
陽極酸化を達成できるが、酸化アルミニウムと基板との
間の接着性は必らずしも良好ではない。
従って本発明の目的は、同時陽極酸化という長所を維持
しつつ、基板に対する酸化アルミニウムの接着力をより
強固にすることにある。
本発明によれば、絶縁物としては機能しない程度の厚さ
を持った非常に薄い酸化膜がくぼみの表面に形成され、
次いでその上にアルミニウムが付着される。
すべてのくぼみ内のアルミニウムは基板に正の電圧を印
加することにより、酸化膜を介して同時に陽極酸化され
、酸化アルミニウムに変る。このようにして得られた酸
化アルミニウムの接着力は、酸化膜が間に介在していな
い場合よりも大きい。次に第２Ａ図〜第２Ｇ図を参照し
ながら、本発明の良好な実施例について説明する。この
実施例では、陽極酸化されないアルミニウムの除去がリ
フト・オフ法で達成される。第２Ａ図に示す構造体は、
基体の表面上に熱酸化による二酸化シリコンの単一層の
代りに、二酸化シリコンの２層から成る複合層がある以
外は第ＩＢ図に示す構造体と同じである。二酸化シリコ
ンの下層２６は、前記米国特許明細書に記述されている
如き従来のシリコン基体の熱酸化法で１６００Ａの厚さ
に形成され、そして二酸化シリコンの上層２７は、前記
米国特許に記述されている如き及び周知の熱分解法又は
化学気相蒸着法（ＣＶＤ）で５０００Ａの厚さに付着さ
れる。第ＩＣ図に関しては前述したと同様な陽極食刻法
を利用して、くぼみ２８をェピタキシャル層２９内に形
成する。
酸化アルミニウムの接着力を大きくするため、くぼみ２
８内にアルミニウムを付着する前に、この構造体を熱酸
化雰囲気内にさらして、第２Ｃ図に示す如くくぼみ２８
の壁に沿って非常に薄い二酸化シリコン膜２９を形成す
る。
この膿２９の厚さは２００Ａの範囲内にする必要がある
。第ＩＤ図に関して前述した方法を用いて、アルミニウ
ムを付着して第２Ｄ図に示す如くくぼみ内にアルミニウ
ム層３０及び二酸化シリコン層２７の表面上にアルミニ
ウム層３１を形成する。第ＩＤ図に関して前述した方法
を利用して、くぼみ内のアルミニウム層３０を陽極酸化
して埋込酸化アルミニウム領域３２に形成し、他方アル
ミニウム層３１は実質的に陽極酸化されないままである
。
これは、陽極酸化の正の電圧が基板に印加される際に、
くぼみ内面の薄い二酸化シリコン膜２９がくぼみ内のア
ルミニウム層を正の印加電圧から電気的に絶縁するのに
十分な厚さではなく、一方二酸化シリコン層２６と２７
の複合層がアルミニウム層３１をこの陽極酸化の電圧か
ら電気的に絶縁するのに十分なかなりの厚さを有するた
めに可能である。第２Ｅ図のアルミニウム層３１は、主
として付着二酸化シリコン層２７を選択的に侵してアン
ダーカットし、そして結局アルミニウム層３１を剥離す
る化学的食刻サイクルを利用するりフト・オフ法で第２
Ｆ図に示す如く除去される。
層３１を剥離する際には、ＨＦ溶液が使用されるけれど
も、第１図に関して前述した食刻サイクルとは異なる食
刻サイクルで行われる。例えば、付着二酸化シリコン層
２７を熱酸化による二酸化シリコン膜２６及び２９より
もかなり高速度で食刻するＨＦＩＯ％の水溶液を使用し
て、薄い二酸化シリコン膜２９及び２６に影響を及ぼす
前に、付着二酸化シリコン層２７がアンダーカットでほ
ぼ除去されてアルミニウム層３１を除去する。従って、
埋込酸化アルミニウム領域３２が都合よくそのままであ
り、第２Ｆ図に示す如き構造体になる。集積回路構造体
は、第ＩＧに関して前述した方法を利用して第２Ｇ図に
示す如きバィポーラ素子を形成して完成される。本発明
の他の実施例によれば、陽極酸化の完了後、陽極酸化さ
れないアルミニウム層は、第３Ａ図〜第３日図に関して
記述する如きホトレジストでマスクする標準の写真製版
食刻法を利用して除去してもよい。
第３Ａ図に示す機造体は、複合層２６と２７との代りに
熱酸化による二酸化シリコンの単一層（約５０００八の
厚さ）３３で被覆されている以外は第２Ｃ図に示す構造
体とほぼ同じである。第ＩＤ図及び第２Ｄ図に関して前
述した方法を利用して１．５ｒの厚さのアルミニウム層
が第３Ｂ図に示す如く、くぼみ３５内に層３４として、
二酸化シリコン膜３３の表面上に層３６として付着され
る。
第ＩＥ図及び第２Ｅ図に関して前述した方法を利用して
、選択陽極酸化を行なってくぼみ３５内に酸化アルミニ
ウム３７を形成し、他方二酸化シリコン膜の表面上のア
ルミニウム層３６は、十分な厚さを有する二酸化シリコ
ン膜３３で電気的に絶縁されて実質的に陽極酸化されな
いでそのままであり、第３Ｃ図に示す構造体になる。第
３Ｄ図を参照するに、例えば前記米国特許期細書に記述
されている如き従釆の集積回路の製造に用いる写真製版
法を利用して、２仏の厚さのホトレジスト層３８を基板
の表面上に付着し、そして標準のマスキング法を用いて
第３Ｅ図に示す如く、酸化アルミニウム領域３７の上に
付着されたホトレジスト領域３９のみを残して他のホト
レジストを除去する。標準の熱リン酸食刻液の如き従来
の任意のアルミニウム用食刻液を用いて、第３Ｆ図に示
す如く、アルミニウム層３６を除去し、他方ホトレジス
ト領域３９は下にある酸化アルミニウム領域３７を保護
する。
この方法の主な利点は、くぼみ内の酸化アルミニウムが
アルミニウム又はリフト・オフ法におけるアルミニウム
の下の層よりも食刻液に対して高抵抗力を示す必要があ
る選択食刻法によるよりもむしろ食刻サイクルの間完全
に保護されていることである。しかしながら、この方法
の主な制約は、酸化アルミニウム領域３７に関係するホ
トレジストのために、実際には第２のマスキング及び整
合工程が必要になることである。いずれにしても、実際
にはそれぞれの相対的な利点を利用することになる。従
って、利用する方法は、個々の集積回路の製造段階での
必要性及び制約に応じて、第１図及び第２図に関して前
述した選択食刻法及び第３図に関して前述したマスク整
合法を選択してもよい。次に、ホトレジスト領域３９を
第３Ｇ図に示す如く除去する。
第ＩＧ図及び第２Ｇ図に関して前述した如き従来のバイ
ポーラ集積回路製造技術を利用して、第３日図に示す構
造体を形成して集積回路が完成される。第３Ａ図〜第３
日図の方法を実施する場合には、層３３の代りに、例え
ば二酸化シリコンの表面上に拳化シリコンを付着した如
き複合層構造体を使用してもよい。
更に、層３３はオキシ窒化シリコンでもよい。第１図〜
第３図に示す構造体の如くｒ基板上にＮ型ェピ‐タキシ
ヤル層を使用する場合には、バィポーラＩＣの製造に関
して注目しなければならない下記のことが当該技術分野
において知られている。
即ち、Ｐ‐基板内に延びる任意の絶縁物分離の下の周囲
にＰ‐材料の反転層が生じて絶縁物分離の下の周囲にＮ
チャンネルを形成し、２つの隣接したバイポーラ素子を
短絡することになる。これを防止するために、当該技術
分野における従来の手段を本発明の構造体に取入れても
よい。米国特許第３斑５８２３１号明細書に記述されて
いる如く、第２Ａ図又は第３Ａ図のＮ型ェピタキシャル
層の形成に先だって、一対のご領域を、Ｎ＋サブコレク
タの両側でかつ後処理工程で形成される酸化アルミニウ
ム領域とほぼ整合する基板内に形成してもよい。酸化ア
ルミニウム領域が後処理工程で形成されると、酸化アル
ミニウム領域がこれらのＰ十領域に接触して延び、Ｐ十
領域は、埋込酸化アルミニウムの下の周囲のＰ‐基板の
反転を防止する働きをする。変形例としては、これらの
Ｐ十領域をくぼみの形成直後に基板内に形成してもよい
、例えば、第２８図の段階において、Ｐ十領域をくぼみ
の下面を通してＰ‐基板内に形成する。図示の実施例で
は、ェピタキシャル層内に回路素子を形成する前に、酸
化アルミニウムがほぼ完成されている形を示している。
本発明の方法において酸化アルミニウムを形成するため
に用いる温度が比較的低い、例えばアルミニウムの付着
中の最高温度が２００ｑｏの範囲内であるので、特に第
ＩＡ図〜第ＩＧ図の方法を利用する場合には、ベース又
はェミツタ領域の如き素子の領域の形成後に酸化アルミ
ニウムを形成してもよい。これは、アルミニウムの付着
中の最高温度が、予め形成された素子の領域内のどのＰ
Ｎ接合のシフトにも影響を及ぼす程の高温ではないから
である。
【図面の簡単な説明】
第ＩＡ図乃至第ＩＧ図は本発明によって改良されるべき
方法を示す集積回路の部分断面図、第２Ａ図乃至第２Ｇ
図は本発明の良好な実施例を示す集積回路の部分断面図
、第３Ａ図乃至第３日図は本発明の他の実施例を示す集
積回路の部分断面図である。 ２９・・・・・・二酸化シリコン膜、３０…・・・アル
ミニウム層、３２・・・・・・酸化アルミニウム領域。 ＦＩＧ．ＩＡＦＩＧ．ＩＢ ＦＩＧ．・Ｃ ＦＩＧ．１０ ＦＩＧ．ＩＥ ＦＩＧ．ＩＦ ＦＩＧ．ＩＧ ＦＩＧ．２Ａ ＦＩＧ．２８ Ｆ・Ｇ．２Ｃ ＦＩＧ．２○ ＦＩＧ．２Ｅ ＦＩＧ．２Ｆ ＦＩＧ．２Ｇ ＦＩＧ．３Ａ ＦＩＧ．３８ Ｆ・６．３Ｃ Ｆ・Ｇ．３Ｄ ＦＩＧ．ＳＥ ＦＩＧ．３Ｆ ＦＩＧ．３Ｇ ＦＩＧ．３日

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板において分離領域となるべき部分にくぼ
    みを形成し、該くぼみの表面に前記基板の酸化膜を絶縁
    物として機能しない程度の厚みに形成し、該酸化膜によ
    つて被覆されたくぼみ内にアルミニウムを付着し、前記
    基板に正の電圧を印加することにより前記酸化膜を介し
    て前記アルミニウムを陽極酸化し酸化アルミニウムに変
    えることを特徴とする集積回路装置の製造方法。
JP51054508A 1975-06-30 1976-05-14 集積回路装置の製造方法 Expired JPS6025901B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/592,150 US4542579A (en) 1975-06-30 1975-06-30 Method for forming aluminum oxide dielectric isolation in integrated circuits
US592150 1975-06-30

Publications (2)

Publication Number Publication Date
JPS525287A JPS525287A (en) 1977-01-14
JPS6025901B2 true JPS6025901B2 (ja) 1985-06-20

Family

ID=24369509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51054508A Expired JPS6025901B2 (ja) 1975-06-30 1976-05-14 集積回路装置の製造方法

Country Status (5)

Country Link
US (1) US4542579A (ja)
JP (1) JPS6025901B2 (ja)
DE (1) DE2628382A1 (ja)
FR (1) FR2316732A1 (ja)
GB (1) GB1487546A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638608U (ja) * 1986-07-04 1988-01-20

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547245B2 (ja) * 1973-09-07 1979-04-05
JPS5363871A (en) * 1976-11-18 1978-06-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPS53144813A (en) * 1977-05-24 1978-12-16 Sumitomo Electric Ind Ltd Manufacture of electroconductive aluminum alloy
US4242791A (en) * 1979-09-21 1981-01-06 International Business Machines Corporation High performance bipolar transistors fabricated by post emitter base implantation process
JPS5871640A (ja) * 1981-10-26 1983-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の形成方法
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
US5378330A (en) * 1993-05-07 1995-01-03 Panasonic Technologies, Inc. Method for polishing micro-sized structures
JP3456790B2 (ja) * 1995-04-18 2003-10-14 三菱電機株式会社 半導体装置の製造方法及び選択エッチング用シリコン基板カセット
US6107201A (en) * 1995-04-28 2000-08-22 Vanguard International Semiconductor Corporation Aluminum spiking inspection method
US6495709B1 (en) 2000-03-16 2002-12-17 Symetrix Corporation Liquid precursors for aluminum oxide and method making same
GB0820629D0 (en) * 2008-11-11 2008-12-17 Univ Bath Biocompatible electrode
US9985345B2 (en) 2015-04-10 2018-05-29 Apple Inc. Methods for electrically isolating areas of a metal body

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
FR1527898A (fr) * 1967-03-16 1968-06-07 Radiotechnique Coprim Rtc Agencement de dispositifs semi-conducteurs portés par un support commun et son procédé de fabrication
FR1064185A (fr) * 1967-05-23 1954-05-11 Philips Nv Procédé de fabrication d'un système d'électrodes
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
US3723258A (en) * 1970-12-14 1973-03-27 Fairchild Camera Instr Co Use of anodized aluminum as electrical insulation and scratch protection for semiconductor devices
US3671819A (en) * 1971-01-26 1972-06-20 Westinghouse Electric Corp Metal-insulator structures and method for forming
JPS5120265B2 (ja) * 1972-03-23 1976-06-23
JPS5063881A (ja) * 1973-10-08 1975-05-30
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638608U (ja) * 1986-07-04 1988-01-20

Also Published As

Publication number Publication date
US4542579A (en) 1985-09-24
GB1487546A (en) 1977-10-05
JPS525287A (en) 1977-01-14
FR2316732B1 (ja) 1980-05-09
DE2628382A1 (de) 1977-01-27
FR2316732A1 (fr) 1977-01-28

Similar Documents

Publication Publication Date Title
EP0098374B1 (en) Isolated dielectric structure for integrated circuits and method for fabricating such structure
JPS6152596B2 (ja)
KR100244825B1 (ko) 반도체장치 및 그 제조방법
JPH0719838B2 (ja) 半導体装置およびその製造方法
US4661832A (en) Total dielectric isolation for integrated circuits
US4005452A (en) Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby
JP2002299620A (ja) 炭化珪素半導体装置の製造方法
GB2047960A (en) Bipolar transistor manufacture
JPH01287942A (ja) 多孔性歪み層を有する半導体構造とｓｏｉ半導体構造の製造方法
US4542579A (en) Method for forming aluminum oxide dielectric isolation in integrated circuits
EP0231274B1 (en) Forming thick dielectric at the bottoms of trenches utilized in integrated-circuit devices
EP0095328B1 (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
JPH08195433A (ja) 半導体装置及びその製造方法
US4343078A (en) IGFET Forming method
JPS62108539A (ja) Ｓｏｉ構造半導体装置の製造方法
JP2904545B2 (ja) 高耐圧プレーナ型半導体素子およびその製造方法
JPS6010718A (ja) 半導体装置の製造方法
US4036706A (en) Method for providing electrical isolation between spaced portions of a layer of semiconductive material and the product produced thereby
JPS5834943A (ja) 半導体装置の製造方法
JPH11289082A (ja) 半導体装置及び半導体装置の製造方法
JPH01144648A (ja) 半導体装置
JPH0234930A (ja) 半導体装置の製造方法
JPS5942979B2 (ja) 半導体装置の製造方法
KR100226483B1 (ko) 반도체장치의 소자분리방법
JPH081927B2 (ja) 半導体装置の基板構造の製造方法