JPS60261164A - 溝型ｍｏｓキヤパシタの製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、主面側からキャパシタ形成用溝を形成してい
るシリコン゛基板を有し、その主面側及びキャパシタ形
成用溝の内面側に連続延長しているシリコン酸化物膜が
絶縁膜として形成され、そのシリコン酸化物膜上に導電
性層が形成されている、という構成を有する溝型ＭＯＳ
キャパシタの製法の改良に関する。

従来の技術 従来、上述した溝型ＭＯＳキャパシタとして、第２図を
伴なって次に述べる構成を有するものが提案されている
。

すなわち、シリコン基板１を有する。

このシリコン基板１には、その主面２側から、キャパシ
タ形成用溝３が形成されている。

しかして、シリコン基板１の主面２側及びキャパシタ形
成用溝３の内面側に連続延長している３ｉＱ２を主成分
としているシリコン酸化物膜４が絶縁膜として形成され
、一方、そのシリコン酸化物膜４上に、例えば燐、砒素
などの不純物を導入している多結晶シリコンでなる導電
性層５が形成されている。

以上が、従来提案されている溝型ＭＯＳキャパシタの構
成である。

このような構成を有する溝型ＭＯＳキャパシタによれば
、シリコン基板１及び導電性層５間で、シリコン酸化物
膜４のシリコン基板１及び導電性層５が対向している領
域の面積に応じた容量を呈することは明らかであるが、
この場合、シリコン酸化物膜４がシリコン基板１のキャ
パシタ形成用溝３に沿って延長し、そしてその延長領域
上に導電性層５が延長しているので、同じ容量を、シリ
コン基板１にキャパシタ形成用溝３を設けず、シリコン
基板１の主面２上にシリコン酸化物Ｈ４を形成し、その
シリコン酸化物膜４上に導電性層５を形成している構成
の溝型ＭＯＳキャパシタに比し、狭いシリコン基板１の
面積で得ることができる、という特徴を有する。

このような特徴を有する溝型ＭＯＳキャパシタと同様の
溝型ＭＯＳキャパシタの製法として、従来、第３図を伴
なって次に述べる方法が提案されている。なお、第３図
において、第２図との対応部分には同一符号を付して示
す。

すなわち、爾後第１図で上述したシリコン基板１になる
、平らな主面１２を有する原シリコン基板１１を予め用
意する（第３図Ａ）。

しかして、その原シリコン基板１１の主面１２上に、第
１図で上述したキャパシタ形成用溝３に対応しているパ
ターンを有する、例えば５１０２でなるマスク層１３を
、熱酸化法、ＣＶＤ法などによる工程を含んで形成する
（第３図Ｂ）。

次に、原シリコン基板１１に対するマスク層１３をマス
クとする、反応性イオンエツチングなどのエツチング処
理によって、原シリコン基板１１内にキャパシタ形成用
溝３を形成する（第３図Ｃ）。

次に、マスク層１３を、例えば緩衝弗酸液を用いて、原
シリコン基板１１の主面１２上から除去し、かくて、原
シリコン基板１１から、主面２側からキャパシタ形成用
溝３を形成しているシリコン基板１を得る（第３図Ｄ）
。

次に、シリコン基板１に対する熱酸化処理によって、シ
リコン基板１の主面２側及びキャパシタ形成用溝３の内
面側に連続延長しているシリコン酸化物膜４を形成する
く第３図Ｅ）。

次に、シリコン酸化物膜４上に、例えば燐、砒素などの
不純物を導入している多結晶シリコンでなる導電性層５
を、例えばシランを用いた減圧ＣＶＤ法による工程を含
んで、所要のパターンに形成する（第３図Ｆ）。

以上の工程を含んで、第２図で上述した溝型ＭＯＳキャ
パシタと同様の溝型ＭＯＳキャパシタを製造する。

以上が、従来提案されている、第２図で上述した溝型Ｍ
ＯＳキャパシタと同様の溝型ＭＯＳキャパシタの製法で
ある。

このような溝型ＭＯＳキャパシタの製法によれば、主面
２側からキャパシタ形成用溝３を形成しているシリコン
基板１を用意する工程（第３図Ａ〜Ｄ）と、そのシリコ
ン基板１に対、する酸化処理によって、シリコン基板１
の主面２側及びキャパシタ形成用溝３の内面側に連続延
長しているシリコン酸化物膜４を絶縁膜として形成する
工程（第３図Ｅ）と、そのシリコン酸化物膜４上に導電
性層５を形成する工程（第３図Ｆ）とを含む、という簡
易な工程で、第２図で上述した溝型ＭＯＳキャパシタと
同様の溝型ＭＯＳキャパシタを製造することができる、
という特徴を有する。

発明が解決しようとする問題点 しかしながら、第３図で上述した従来の溝型ＭＯＳキャ
パシタの製法の場合、シリコン酸化物膜４を形成する工
程（第３図Ｆ）において、そのシリコン酸化物膜４は、
９００℃〜１０００℃の温度での熱酸化処理によって形
成されるのを普通とするが、この場合、そのシリコン酸
化物膜４が、シリコン基板１のキャパシタ形成用溝３の
開放端部側の領［１４及び底部側の領域１５上の領域１
６及び１７において、他の領域に比し薄い厚さに形成さ
れる。特に、シリコン基板１のキャパシタ形成用溝３の
開放端部側の領域１４上の領域１６において、格段的に
薄い厚さに形成される。

このため、溝型Ｍ　Ｃ）Ｓキャパシタを大なる容量を有
するものとして製造すべく、シリコン酸化物膜４を薄い
厚さに形成した場合、その溝型ＭＯＳキャパシタを、高
い耐圧を有するものとして製造することができない、と
いう欠点を有していた。

また、第３図で上述した従来の溝型ＭＯＳキャパシタの
製法の場合、シリコン酸化物膜４を形成する工程におい
て、そのシリコ′、７酸化物膜４を、１１００℃または
それ以上゛の高い温度での熱酸化処理によって形成すれ
ば、そのシリコン酸化物膜４を、シリコン基板１のキャ
パシタ形成用溝３の開放端部側の領域１４及び底部側の
領域１５上の領域１６及び１７において、上述した９０
０℃〜１０００℃の温度での熱酸化処理によって形成す
る場合に比し厚い厚さを有するものとに形成することが
でき、従って、シリコン酸化物１１１４を、厚さが、シ
リコン基板１のキャパシタ形成用溝３の開放端部側の領
域１４及び底部側の領域１５上の領域１６及び１７と、
他の領域との間において僅かな差しか有しないものとし
て形成することができる。

しかしながら、シリコン基板１にトランジスタなどの素
子が形成されている場合、シリコン酸化物膜４を、上述
したように高い温度の熱酸化処理によって形成すれば、
その高い温度の熱によって、シリコン基板１に形成され
ている素子の特性が劣化したり、損傷したりする、とい
う欠点を有していた。

問題を解決するための手 よって、本発明は、上述した欠点のない新規な溝型ＭＯ
Ｓキャパシタの製法を提案せんとするものである。

本願箱１及び第２番目の発明による溝型ＭＯＳキャパシ
タの製法によれば、第３図で上述した従来の溝型ＭＯＳ
キャパシタの製法の場合と同様に、主面側からキャパシ
タ形成用溝を形成しているシリコン基板を用意覆゛る工
程と、そのシリコン基板に対する酸化処理によってシリ
コン基板の主面側及びキャパシタ形成用溝側に連続延長
しているシリコン酸化物膜を絶縁膜として形成する工程
と、シリコン酸化物膜上に導電性層を形成する工程とを
含んで、溝型ＭＯＳキャパシタを製造する。

しかしながら、本願第１番目の発明による溝型ＭＯＳキ
ャパシタの製法の場合、シリコン基板を用意する工程に
おいて、そのシリコン基板を、少くとも、キャパシタ形
成用溝の開放端部側の領域が他の領域に比し増速酸化さ
れる高濃度Ｎ型不純物導入領域になされているものとし
て用意する。

また、本願第２番目の発明による溝型ＭＯＳキャパシタ
の製法の場合、シリコン基板を用意する工程において、
そのシリコン基板を、少なくとも、キャパシタ形成用溝
の開放端部側の領域と、少くともキャパシタ形成用溝の
底部側の領域とが、それぞれ他の領域に比し増速酸化さ
れる高濃度Ｎ型不純物導入領域になされているものとし
て用意する。

作　用　− このため、本願第１番目の発明による溝型ＭｏＳキャパ
シタの製法によれば、シリコン酸化物膜を形成する工程
において、そのシリコン酸化物Ｉｌ！ｉ１４を、高い温
度での熱酸化処理によらなくても、厚さが、シリコン基
板のキャパシタ形成用溝の開放端部側の領域上の領域と
、他の領域との間において殆んど差を有していないが有
しているとしても僅かな差しか有していないものとして
、容易に形成することができる。

また、本願第２番目の発明による溝型ＭＯＳキャパシタ
の製法によれば、シリコン酸化物膜を形成する工程にお
いて、そのシリコン酸化物膜４を、厚さが、シリコン基
板のキャパシタ形成用溝の開放端部側及び底部側の領域
上の領域と、他の領域との間において殆んど差を有して
いないか有しているとしても僅かの差しか有しないもの
として、容易に形成することができる。

発明゛の効果 よって、本願第１番目の発明による溝型ＭＯＳキャパシ
タの製法、及び本願第２番目の発明による溝型ＭＯＳキ
ャパシタの製法の何れによっても、溝型ＭＯＳキャパシ
タを、大なる容量を有するものとして製造すべく、シリ
コン酸化物膜を薄い厚さに形成しても、第３図で上述し
た従来の溝型ＭＯＳキャパシタの製法によって得られる
溝型ＭＯＳキャパシタに比し高い耐圧を有するものとし
て、容易に、製造することができる、という特徴を有す
る。

実施例１ 先ず、本願第１番目の発明による溝型ＭＯＳキャパシタ
の製法の実施例を第１図を伴なって述べよう。

第１図において、第３図との対応部分には同−符号を付
して詳細説明を省略するＪ 第１図に示す本願第１番目の発明による溝型ＭＯＳキャ
パシタの製法は、次に述べる順次の工程をとって、第２
図で上述したと同様の溝型ＭＯＳキャ１−＜シタを製造
する。

すなわち、第３図Ａで上述したと同様に、平らな主面１
２を有する原シリコン基板１１を予め用意（−る（第１
図Ａ）。

しかして、その原シリコン基板１１の主面１２上に、第
３図Ｂで上述したと同様に、マスク層１３を形成する（
第１図Ｂ）。

・　次に、原シリコン基板１１に対するマスク層１３を
マスクとする、燐、砒素などのＮ型不純物の導入処理に
よって、原シリコン基板１１内に、そのマスク層１３の
窓２１粁臨む領域とそれに連接しているマスク層１３下
における窓２１から僅かに離れた位置までの領域とに連
続−長し且つ表面不純物濃度でみて２×１°０１９〜３
０ ×１０　ａｔＯｍ／Ｃｍ３というヨウな高イＮ型不純物
濃度を有する高濃度Ｎ型不純物導入領域２２を形成する
く第１図Ｃ）。

この場合、原シリコン基板１１内へのＮ型不純物の導入
処理は、Ｎ型不純物イオンを原シリコン基板１１内に注
入し、しかる後、不活性ガス雰囲気中で熱処理をすると
いう処理とし術、例えば、１００ＫｅＶに加速された砒
素イオンを４　Ｘ　’１０１５ｃ　ｍ−２の注入量で、
原シリコン基板１１内に注入し、次に、窒素雰囲気中で
、１０００℃、６０分の熱処理をするという処理とし得
る。また、Ｎ型不純物の導入処理は、例えば、ＰＯＣｌ
２を用いた気相拡散処理とすることもできる。

また、Ｎ型不純物の導入処理は、第１図りに示すように
、原シリコン基板コ１のマスク層１３の窓２１に臨む領
域上及びマスク層１３上に連続延長′している例えば燐
シリケートガラス（ＰＳＧ）でなるＮ型不純物含有層２
３を、堆積処理によって形成し、次に、熱処理によって
、Ｎ型不純物含有層２３から、原シリコン基板１１内に
Ｎ型不純物を導入する処理とすることもできる。

次に、原シリコン基板１１に対するマスク層１３をマス
クと（るエツチング処理を、上述した原シリコン基板１
に対するＮ型不純物の導入処理に第１図りに示すように
Ｎ型不純物含有層２３を用いた場合、そのＮ型不純物含
有層２３を除去して後、行なって、原シリコン基板１１
内に、マスク層１３の窓２１に臨む領域において、その
窓２１に対応するパターンを有するキャパシタ形成用溝
３を形成するとともに、高濃度Ｎ型不純物導入領域２２
から、原シリコン基板１１のキャパシタ形成用溝３の開
放端部側の領域１４における高濃度Ｎ型不純物導入領域
２４を形成する（第１図Ｅ）。

この場合、原シリコン基板１１に対するエツチング処理
は、それ自体公知の反応性イオンエツチング処理とし得
、例えば、０．１Ｗ／ｃｍ２の高周波で励起された圧力
１　’４　ｍ　ｔ　Ｏｒ　ｒのＣＢｒＦ３ガスイオンを
用いた処理とし得る。

次に、マスク層１３を、第３図りで上述したと同様に、
原シリコン基板１１の主面１２上から除去し、か（て、
原シリコン基板１１から、主面２側からキャパシタ形成
用溝３を形成しているとともに、キャパシタ形成用溝３
の開放端部側の領域１４を高濃度Ｎ型不純物導入領域２
４にしているシリコン基板１を得る（第１図Ｆ）次に、
シリコン基板１に対する熱酸化処理によって、シリコン
基板１の主面２側及びキャパシタ形成用溝３の内面側に
連続延長しているシリコン酸化物１１！４を、５０人〜
１０００人の厚さに形成する（第１図Ｇ）。

この場合、シリコン基板１に対する熱酸化処理は、乾燥
酸素雰囲気を用いた、９００℃〜１０００℃の温度での
熱酸化処理とし得る。しかるときは、シリコン酸化物膜
４が、シリコン基板１の高濃度Ｎ型不純物導入領域２４
にしているキャパシタ形成用溝３の開放端部側の領域１
４上において、その領域１４が高濃度Ｎ型不純物導入領
域２４であるため、他の領域上におけるよりも２倍の速
度で形成され、このため、シリコン酸化物膜４を、厚さ
が、シリコン基板１のキャパシタ形成用溝３の開放端部
側の領域１４上の領ｆｉｉ！１６と、他の領域との間に
殆んど差を有していないか有しているとしても僅かな差
しか有していないものとして形成することができる。

次に、シリコン酸化物膜４上に、第３図Ｆで上述したと
同様に、導電性層５を、所要のパターンに形成する（第
１図Ｈ）。

以上の工程を含んで、第２図で上述した溝型ＭＯＳキャ
パシタと同様の溝型ＭＯＳキャパシタを製造する。

以上が、本願第１番目の発明による溝型ＭＯＳキャパシ
タの製法の実施例である。

このような本願第１番目の発明による溝型ＭＯＳキャパ
シタの製法の実施例によれば、主面２側からキャパシタ
形成用溝３を形成しているとともに、キャパシタ形成用
溝３の開放端部側の領域１４を他の領域に比し増速酸化
される高濃度Ｎ型不純物導入領域にしているシリコン基
板１を用意する工程（輌１図Ａ〜Ｆ）と、そのシリコン
基板１に対する酸化処理によって、シリコン基板１の主
面２側及びキャパシタ形成用溝３の内面側に連続延長し
ているシリコン酸化物膜４を絶縁膜として形成する工程
（第１図Ｇ）と、そのシリコン酸化物膜４上に導電性層
５を形成する工程（第１図Ｈ）とを含む、という簡易な
工程で、第２図で上述した溝型ＭＯＳキャパシタと同様
の溝型ＭＯＳキャパシタを製造することができるという
特徴を有する。

また、第１図に示す本願第１番目の発明による溝型ＭＯ
Ｓキャパシタの製法によれば、シリコン酸化物膜４を形
成する工程において、そのシリコン酸化物膜４を、高い
温度での熱酸化処理によらなくても、厚さが、シリコン
基板１のキャパシタ形成用溝３の開放端部側の領域１４
上の領域１６と、他の領域との間において殆んど差を有
していないか有しているとしても僅かな差しか有してい
ないものとして、容易に、形成することができる。

従って、溝型ＭＯＳキャパシタを大なる容量を有するも
のとして製造すべく、シリコン酸化物膜４を薄い厚さに
形成しても、その溝型Ｍ○Ｓキャパシタを、第３図で上
述した従来の溝型ＭＯＳキャパシタの製法によって得ら
れる溝型ＭＯＳキャパシタに比し高い耐圧を有するもの
として、容易に製造することができる、という特徴を有
する。

実施例２ 次に、本願第２番目の発明による溝型ＭＯＳキャパシタ
の製法の第１の実施例を、第４図を伴なって述べよう。

第４図において、第１図との対応部分には同一符号を付
して詳細説明を省略する。

第４図に示す本願第２番目の発明による溝型ＭＯＳキャ
パシタの製法は、次に述べる順次の工程をとって、第２
図で上述したと同様の溝型ＭＯＳキャパシタを製造する
。

すなわち、第１図Ａ−Ｅで上述した工程をとっで、原シ
リコン基板１１上にマスク層１３が形成され、原シリコ
ン基板１７内にマスク層１３をマスクとしてキャパシタ
形成用溝３が形成され、原シリコン基板１１のキャパシ
タ形成用溝３の開放端部側の領域１４を高濃度Ｎ型不純
物導入領域２４にしている、という構成を得て後、キャ
パシタ形成用溝３の内面及びマスク層１３の外表面に連
続延長している例えばシリコン窒化物でなるマスク材層
３１を、例えばＣＶＤ法によって形成する（第４図Ａ）
。

次に、マスク材層３１に対するエツチング処理によって
、マスク材層３１のキャパシタ形成用溝３の底面上の領
域とマスク層１３の上面上の領域とを除去し、マスク材
層３１がら、キャパシタ形成用溝３の内側面及びマスク
層１３の窓２１の内面のみに連続延長しているマスク層
３２を形成する（第４図Ｂ〉。

この場合、マスク材層３１に対するエツチング処理は、
それ自体公知の反応性イオンエツチング処理とし得、例
えば、０．３Ｗ／ｃｍ　２の高周波で励起された圧力ｌ
ＱｍｔｏｒｒのＣＦ４ガスイオン及び水素イオンを用い
た処理と心得る。

次に、原シリコン基板１１に対するマスク層１３及び３
２をマスクとする、燐、砒素などのＮ型不純物の導入処
理によって、原シリコン基板１１内に、そのマスク層３
１の窓３３に臨む領域とそれに連接しているマスク層３
２の下端部のまわりにおける領域とに連続している、第
１図Ｃで上述した高濃度Ｎ型不純物導入領域２２と同様
の高濃度Ｎ型不純物導入領域３４を、高濃度Ｎ型不純物
導入領域２２を形成すると同様の方法で形成する（第４
図Ｃ）。

次に、マスク層３２を例えば約１６０℃の温度に加熱し
た燐酸液を用いて除去しく第４図Ｄ）、しかる後または
その前にマスク層１３を例えば緩衝弗酸液を用いて除去
しく第４図Ｅ）、かくて、原シリコン基板１１から、主
面２側ス）らキャパシタ形成用溝３を形成しているとと
もに、キャパシタ形成用溝３の開放端部側の領域１４と
、キャパシタ形成用溝３の底部側の領域３５とを、それ
ぞれ高濃度Ｎ型不純物導入領域２４及び３４にしている
シリコン基板１を得る（第４図Ｅ）６ 次に、第１図Ｇで上述したと同様に、シリコン基板１に
対する熱酸化処理によって、シリコン基板１の主面２側
及びキャパシタ形成用溝３の内面側に連続延長している
シリコン酸化物膜４を形成する（第４図Ｆ）。

この場合、シリコン酸化物膜４が、シリコン基板１の高
濃度Ｎ型不純物導入領域２４にしているキャパシタ形成
用溝３の開放端部側の領域１４上と、高１１度Ｎ型不純
物導入領域３４にしているキャパシタ形成用溝３の底部
側の領域３５上とにおいて、それら領域１４及び３５が
それぞれ高濃度Ｎ型不純物導入領域２４及び３４である
ため、他の領域上におけるよりも高速度で形成され、こ
のため、シリコン酸化物膜４を、厚さが、シリコン基板
１のキャパシタ形成用溝３の開放端部側の領域１４上の
領域１６及び底部側の領域３５上の領域３６と、他の領
域との間に殆んど差を有していないか有しているとして
も僅かな差しか有していないものとして形成することが
できる。

次・にシリコン酸化物膜４上に、第１図Ｈで上述したと
同様に、導電性層５を、所要のパターンに形成するく第
４図Ｇ）。

以上の工程を含んで、第２図で上述した溝型ＭＯＳキャ
パシタと同様の溝型ＭＯＳキャパシタを製造する。

以上が、本願第２番目の発明による溝型ＭＯＳキャパシ
タの製法の第１の実施例である。

このような本願第２番目の発明による溝型ＭＯＳキャパ
シタの製法の第１の実施例によれば、主面２側からキャ
パシタ形成用溝３を形成しているとともに、キャパシタ
形成用溝３の開放端部側の領域１４と、キャパシタ形成
用溝３の底部側の領域３５とを、それぞれ他の領域に比
び増速酸化される高１１麿Ｎ型不純物導入領域２４及び
３４にしているシリコン基板１を用意する工程（第１図
Ａ−Ｆ〜第４図Ａ〜Ｆ）と、そのシリコン基板１に対す
る酸化処理によって、シリコン基板１の主面２側及びキ
ャパシタ形成用溝３の内面側に連続延長しているシリコ
ン酸化物膜４を絶縁膜として形成する工程（第４図Ｆ）
と、そのシリコン酸化物膜４上に導電性層５を形成する
工程とを含む、という簡易な工程で、第２図で上述した
溝型ＭＯＳキャパシタと同様の溝型ＭＯＳキャパシタを
製造することができるという特徴を有する。

また、第４図に示す本願第２番目の発明による溝型ＭＯ
Ｓキャパシタの製法によれば、シリコン酸化物膜４を形
成する工程において、そのシリコン酸化物膜４を、高い
温度での熱酸化処　□理によらなくても、厚さが、シリ
コン基板１のキャパシタ形成用溝３の開放端部側の領域
１４上の領域１６及び底部側の領域３５上′の領域３６
と、他の領域との間において殆んど差を有していないか
有しているとしても僅かしか有していないものとして、
容易に形成することができる。

従って、溝型ＭＯＳキャパシタを大なる容量を有覆るも
のとして製造すべく、シリコン酸化物膜４を薄い厚さに
形成しても、その溝型ＭＯＳキャパシタを、第３図で上
述した従来の溝型ＭＯＳキャパシタの製法によって得ら
れる溝型ＭＯＳキャパシタに比しては勿論、第２図で上
述した本願第１番目の発明による溝型ＭＯＳキャパシタ
の製法によって得られる溝型ＭＯＳキャパシタに比して
も、高い耐圧を有するものとして、容易に製造すること
ができる、という特徴を有する。

実施例３ 次に、本願第２番目の発明による溝型ＭＯＳキャパシタ
の製法の第２の実施例を、第５図を伴なって述べよう。

第５図において、第４図との対応部分には同一符号を付
して詳ＩＩＩ説明を省略する。

第５図に示す本願第２番目の発明による溝型ＭＯＳキャ
パシタの製法は、次に述べる順次の工程をとって、第２
図で上述したと同様の溝型ＭＯＳキャパシタを製造する
。

すなわち、第１図Ａ〜Ｆで上述した工程をとり、そして
、第４図Ａ及びＢで上述した工程をとって、原シリコン
基板１１上にマスク層１３が形成され、原シリコン基板
１１内にマスク層１３をマスクとしてキャパシタ形成用
溝３が形成され、原シリコン基板１１のキャパシタ形成
用溝３の開放端部側の領域１４を高濃度Ｎ型不純物導入
領域２４にしており、キャパシタ形成用溝３の内側面及
びマスク層１３の窓２１の内面のみに連続延長している
マスク層３２を形成している、という構成を得て後、原
シリコン基板１１に対するマスク層１３及び３２をマス
クとする酸化処理によって、原シリコン基板１１のキャ
パシタ形成用溝３の底面側にシリコン酸化物でなるマス
ク材層４１を、例えば０．５〜０．６μｍの厚さに形成
する（第５図Ａ）。このマスク材層４１は、原シリコン
基板１１のマスク層３２の窓３３に臨む、マスク層３２
側が比較的薄く中央部が比較的厚い厚さを有する領域と
それに連接してマスク層３２下に徐々に薄くなる厚さで
延長している領域とを有する。

この場合、原シリコン基板１１に対する酸化処理は、原
シリコン基板１１を、燃焼水素雰囲気中に、１０００℃
の温度で、２００分配するという熱酸化処理とし得る。

次に、マスク層４１に対するマスク層３２をマスクとす
る例えば緩衝弗酸液を用いたエツチング処理によって、
マスク材層４１のマスク層３２下の領域を除去し、“マ
スク材層４１がら、原シリコン基板１１のマスク層３２
の窓３３に臨む領域におけるマスク層４２を形成する（
第５図Ｂ）。この場合、マスク層１３もエツチングされ
ることによって、その厚さが薄くなる。

次に、原シリコン基板１１に対するマスク層１３及び３
２をマスクとする、燐、砒素などのＮ型不純物の導入処
理によって、原シリコン基板１１内に、マスク層３２に
おいて、第４図Ｃで上述した高濃度Ｎ型不純物導入領域
３４と同様の高濃度Ｎ型不純物導入領域４３を、高濃度
Ｎ型不純物導入領域３４を形成するのと同様の方法で形
成する（第５図Ｃ〉。

次に、マスク層３２を例えば約１６０℃の温度に加熱し
た燐酸液を用いて除去し、しかる後ま歳はその前にマス
ク層１３及び４２を例えば緩衝弗酸液を用いて除去し、
かくて、原シリコン基板１１から、主面１２側からキャ
パシタ形成用溝３を形成しているどどもに、キャパシタ
形成用溝３の開放端部側の領域１４と、キャパシタ形成
用溝３の底部側の領域４４とをそれぞれ高濃度Ｎ型不純
物導入領域２４及び４３にしているシリコン基板１を得
る（第５図Ｄ）。

次に、第４図Ｆで上述したと同様に、シリコン基板１に
対する熱酸化処理によって、シリコン基板１の主面２側
及びキャパシタ形成用溝３の内面側に連続延長している
シリコン酸化物膜４を形成する（第５図Ｅ）。

この場合、シリコン酸化物膜４が、シリコン基板１の高
濃度Ｎ型不純物導入領域−２４にしているキャパシタ形
成用溝３の開放端部側の領域１４上と、高濃度Ｎ型不純
物導入領域４３にしているキャパシタ形成用溝３の底部
側の領域４４上とにおいて、それら領域１４及び４４が
それぞれ高濃度Ｎ型不純物導入領域２４及び４３である
ため、催の領域上におけるよりも高速度で形成され、こ
のため、シリコン酸化物膜４を、厚さが、シリコン基板
１のキャパシタ形成用溝３の開放端部側の領域１４−Ｆ
の領域１６及び底部側の領域３５上の領域３６と、仙の
領域との間に殆んど差を有していないか有しているとし
ても僅かな差しか有していないものとして形成すること
ができる。

次にシリコン酸化物膜４上に、第１図日で上述したと同
様に、導電性層５を、所要のパターンに形成する（第５
図Ｆ）。

以上の工程を含んで、第２図で上述しＩＣ溝型ＭＯＳキ
ャパシタと同様の溝型ＭＯＳキャパシ、夕を製造する。

以上が、本願第２番目の発明による溝型Ｍ○Ｓキャパシ
タの！！！ｉｆ法の第２の実施例である。

このような本願第２番目の発明による溝型ＭｏＳキャパ
シタの製法の第２の実施例によれば、主面２側からキャ
パシタ形成用溝３を形成しているとともに、キャパシタ
形成用溝３の開放端部側の領域１４と、キャパシタ形成
用溝３の底部側の領域３５とをそれぞれ他の領域に比し
増速酸化される高濃度Ｎ型不純物導入領域２４及び３４
にしているシリコン基板１を用意する工程（第１図Ａ　
−Ｆ−・第４図Ａ及びＢ〜第第５八Ａ〜Ｄと、そのシリ
コン基板１に対する酸化処理によって、シリコン基板１
の主面２側及びギ↑パシタ形成用満３の内面側に連続延
長しているシリコン酸化物膜４を絶縁膜として形成する
工程（第５図［）と、そのシリコン酸化物膜４上に導電
性層５を形成する工程とを含む、という簡易な工程で、
第２図で上述した溝型ＭＯＳキャパシタと同様の溝型Ｍ
ＯＳキャパシタを製造することができるという特徴を有
する。

また、第５図に示す本願第２番目の発明による溝型ＭＯ
Ｓキャパシタの製法によれば、シリコン酸化物膜４を形
成する工程において、そのシリコン酸化物膜４を、高い
温瓜での熱酸化処理によらなくても、厚さが、シリコン
基板１のキャパシタ形成用溝３の開放端部側の領域１４
上の領域１６及び底部側の領域３５上の領域３６と、他
の領域との間において殆んど差を有していないか有して
いるとしても僅かしか有していないものとして、容易に
形成することができる。

従って、溝型ＭＯＳキャパシタを犬なる容量を有するも
のとして製造すべく、シリコン酸化物膜４を薄い厚さに
形成しても、その溝型ＭＯＳキャパシタを、第３図で上
述した従来の溝型ＭＯＳキャパシタの製法によって得ら
れる溝型ＭＯＳキャパシタに比しては勿論、第１図で上
述した本願第１番目の発明による溝型ＭＯＳキャパシタ
の製法によって得られる溝型ＭＯＳキャパシタに比して
も、高い耐圧を有するものとして、容易に製造すること
ができる、という特徴を有する。

【図面の簡単な説明】

第１図Ａ〜　は、本願第１番目の発明による溝型ＭＯＳ
キャパシタの製法の実施例を示す順次の工程における路
線的断面図である。 第２図は、本発明により製造される溝型ＭＯ’Ｓキャパ
シタと同様の溝型ＭＯＳキャパシタを示Ｊ”路線的断面
図である。 第３図Ａ〜　は、従来の溝型ＭＯＳキャパシタの製法を
示す順次の工程における路線的断面図である。 第４図Ａ〜　は、本願第２番目の発明による溝型ＭＯＳ
キャパシタの第１の実施例を示す順次の工程における路
線的断面図である。 第５図Ａ〜　は、本願第２番目の発明による溝型ＭＯＳ
キャパシタの第２の実施例を示寸順次の工程における路
線的断面図である。 １・・・・・・・・・・・・・・・シリコン基板　゛２
・・・・・・・・・・・・・・・シリコン基板１の主面
３・・・・・・・・・・・・・・・キャパシタ形成用溝
４・・・・・・・・・・・・・・・シリコン酸化物膜５
・・・・・・・・・・・・・・・導電性層１１・・・・
・・・・・・・・・・・原シリコン基板１２・・・・・
・・・・・・・・・・原シリコン基板１１の主面１３・
・・・・・・・・・・・・・・マスク層１４・・・・・
・・・・・・・・・・シリコン基板１のキャパシタ形成
用溝３の開放端部側 の領域 １６・・・・・・・・・・・・・・・シリコン酸化物膜
４の′領域１４上の領域 ２４・・・・・・・・・・・・・・・高濃度Ｎ型不純物
導入領域３１・・・・・・・・・・・・・・・マスク材
層３２・・・・・・・・・・・・・・・マスク層３４・
・・・・・・・・・・・・・・高濃度Ｎ型不純物導入領
域３５・・・・・・・・・・・・・・・シリコン基板１
のキャパシタ形成用溝の底部側の領域 ３６・・・・・・・・・・・・・・・シリコン酸化物膜
４の領域３５上の領域 １ｉ１図 第１図 ３ 第１図 第２図 第３図 第４図 笛４図 第４図 第５図 第５図 手続補正書（方式） 特許庁長官　志　賀　学　殿 １、事件の表示　特願昭５９−１１７９４７号２、発明
の名称 溝型ＭＯＳキャパシタの製法 ３、補正をする者 事件との関係　特許出願人 住　所　東京都千代田区内幸町１丁目１番６号名　称　
（４２２）日本電信電話公社 代表者　真　藤　恒 ４　代　理　人 住　所　〒１０２　東京都千代田区麹町５丁目７番地　
秀和紀尾井町ＴＢＲ８２０号 ５、補正命令の日付　昭和５９年９月２５日（発送日）
６、補正により増加する発明の数　なしあるのを、「第
１図Ａ〜ト（」と訂正する。 （２）仝、仝頁、第１０行「第３図Ａ〜　−１とあるの
を、第３図Ａ〜Ｆ」と訂正する。 （３）仝、仝頁、第１３行［第４図Ａ　−ｊとあるのを
、第４図Ａ−ＧＪと訂正する。 （４）仝、仝頁、第１６行「第５図Δ〜　」とあるのを
、第５図Ａ−ＦＪど訂正づる。 以　上

Claims (1)

1. 【特許請求の範囲】 １、主面側からキャパシタ形成用溝を形成しているとと
   もに、少くとも、上記キャパシタ形成用溝の開放端部側
   の領域を他の領域に比し増速酸化される高濃度Ｎ型不純
   物導入領域にしているシリコン基板を用意する工程と、
   上記シリコン基板に対する酸化処理によって、上記シリ
   コン基板の主面側及び上記キャパシタ形成用溝の内面側
   に連続延長しているシリコン酸化物膜を、絶縁膜として
   形成する工程と、 上記シリコン酸化物膜上に導電性層を形成する工程とを
   含むことを特徴とする溝型ＭＯＳキャパシタの製法。 ２、特許請求の範囲第１項記載の溝型ＭＯＳキャパシタ
   の製法において、 上記シリコン基板を用意する工程が、 上記シリコン基板になる原シリコン基 板の主面上に、上記キャパシタ形成用溝に対応している
   パターンを有するマスク層を形成する工程と、 上記原シリコン基板に対する上記マス ク層をマスクとするＮ型不純物の導入処理によって、上
   記原シリコン基板内にその主面側から上記高濃度Ｎ型不
   純物導入領域になる第３の高濃度Ｎ型不純物導入領域を
   形成する工程と、 上記原シリコン基板に対する上記マス ク層をマスクとするエツチング処理によって、上記原シ
   リコン基板内に、その主面側から、上記キャパシタ形成
   用溝を形成するとともに、上記第３の高濃度Ｎ型不純物
   導入領域から、上記高濃度Ｎ型不純物導入領域を形成す
   る工程と を含んでいることを特徴とする溝型ＭＯＳキャパシタの
   製法。 ３、主面側からキャパシタ形成用溝を形成しているとと
   もに、少くとも、上記キャパシタ形成用溝の開放端部側
   の領域と、少くとも上記キャパシタ形成用溝の底部側の
   領域とを、それぞれ他の領域に比し増速酸化される第１
   及び第２の高濃度Ｎ型不純物導入領域にしているシリコ
   ン基板を用意する工程と、 上記シリコン基板に対する酸化処理によって、上記シリ
   コン基板の主面側及び上記キャパシタ形成用溝のみ面側
   に連続延長しているシリコン酸化物膜を、絶縁膜として
   形成する工程と、 上記シリコン酸化物膜上に導電性層を形成する工程とを
   含む溝型ＭＯＳキャパシタの製法。 ４、特許請求の範囲第３項記載の溝型ＭＯＳキャパシタ
   の製法において、 上記シリコン基板を用意する工程が、 上記シリコン基板になる原シリコン基 板の主面上に、上記キャパシタ形成用溝に対応している
   パターンを有するマスク層を形成する工程と、 上記原シリコン基板に対する上記マス ク層をマスクとするＮ型不純物の導入処理によって、上
   記原シリコン基板内にその主面側から上記第１の高濃度
   Ｎ型不純物導入領域になる第３の高濃痕Ｎ型不純物導入
   領域を形成する工程と、 上配原シリーコン基板に対する上記スマク層をマスクと
   するエツチング処理によって、上′２原シリコン基板内
   にその主面側から上記キャパシタ形成用溝を形成すると
   ともに、上記第３の高濃度Ｎ型不純物導入領域から上記
   第１の高濃度Ｎ型不純物導入領域を形成する工程と、 上記キャパシタ形成用溝及び上記第１ の高濃度Ｎ型不純物導入領域を形成する工程後、上記原
   シリコン基板に対するＮ型不純物の導入処理によって、
   上記原シリコン基板内に上記第２の高濃度Ｎ型不純物導
   入領域を形成する工程と を含んでいることを特徴とする溝型ＭＯＳキｆパシタの
   製法。　□