JPS60263437A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS60263437A JPS60263437A JP59119057A JP11905784A JPS60263437A JP S60263437 A JPS60263437 A JP S60263437A JP 59119057 A JP59119057 A JP 59119057A JP 11905784 A JP11905784 A JP 11905784A JP S60263437 A JPS60263437 A JP S60263437A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- film transistor
- gate insulating
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ＣｄＳｅ ＋ Ｔｏ ＋アモルファスＳｉな
どの半導体膜を用いた薄膜トランジスタの製造方法に関
し、特にゲート絶縁膜にプラズマＣＶＤ（以下、ＰＣＶ
Ｄと略す）ＳｉＯｘ膜を用いる薄膜トランジスタに関す
るものである。
どの半導体膜を用いた薄膜トランジスタの製造方法に関
し、特にゲート絶縁膜にプラズマＣＶＤ（以下、ＰＣＶ
Ｄと略す）ＳｉＯｘ膜を用いる薄膜トランジスタに関す
るものである。
近年、半導体製造技術の進歩に伴って薄膜トランジスタ
の特性や製造時の再現性が良くなシ、この素子をディス
プレイ用の駆動素子として応用する試みがなされている
。
の特性や製造時の再現性が良くなシ、この素子をディス
プレイ用の駆動素子として応用する試みがなされている
。
第１図に半導体膜としてＣｄ８ｅを用いた薄膜トランジ
スタの基本構造を示す。このＣｄ８ｅ １ｊＪ（）ラン
ジスタは、ガラスなどの絶縁基板１上にｊＩ重積層して
形成されたゲート電極２．ゲート絶縁膜３ 、ｅｄｇｅ
膜４と、この膜４に対してオーム接触式せて形成された
ソースおよびドレイン電極５゜Ｂとから構成されるもの
で、これらソース、ドレイン電極５．６間に設けられる
Ｃｄ８ｅ膜４（チャンネルともいう）に流れる電流をゲ
ート電極２に印加される電圧によって制御する一種の電
界効果形トランジスタである。なお、薄膜トランジスタ
を例えばマトリクス形ディスプレイの駆動系子に用いる
場合は、通常、第１図に示す構成要素を単位素子とし、
各表示エレメントにそれぞれ対応させたマトリクス構造
がとられていて、これをアクティブマトリクスと称して
いる。
スタの基本構造を示す。このＣｄ８ｅ １ｊＪ（）ラン
ジスタは、ガラスなどの絶縁基板１上にｊＩ重積層して
形成されたゲート電極２．ゲート絶縁膜３ 、ｅｄｇｅ
膜４と、この膜４に対してオーム接触式せて形成された
ソースおよびドレイン電極５゜Ｂとから構成されるもの
で、これらソース、ドレイン電極５．６間に設けられる
Ｃｄ８ｅ膜４（チャンネルともいう）に流れる電流をゲ
ート電極２に印加される電圧によって制御する一種の電
界効果形トランジスタである。なお、薄膜トランジスタ
を例えばマトリクス形ディスプレイの駆動系子に用いる
場合は、通常、第１図に示す構成要素を単位素子とし、
各表示エレメントにそれぞれ対応させたマトリクス構造
がとられていて、これをアクティブマトリクスと称して
いる。
ところで、このような薄膜トランジスタにおいては、ゲ
ート絶縁膜に使用する＃質によってその特性が大きく影
響されるもので、通常、ＰＣＶＤ別Ｏｘ膜（Ｘは１．０
〜２．０の間の値）が良く用いられている。コ（Ｄ Ｐ
ＣＶＤＳ ｉＯｘ ｐｌｔｉ、一般ニスハッタ５１ｏＸ
や蒸着５ｌＯｘに比べてステップカバレージが良好でピ
ンホール密度が低いという特長を備えている。
ート絶縁膜に使用する＃質によってその特性が大きく影
響されるもので、通常、ＰＣＶＤ別Ｏｘ膜（Ｘは１．０
〜２．０の間の値）が良く用いられている。コ（Ｄ Ｐ
ＣＶＤＳ ｉＯｘ ｐｌｔｉ、一般ニスハッタ５１ｏＸ
や蒸着５ｌＯｘに比べてステップカバレージが良好でピ
ンホール密度が低いという特長を備えている。
したがって、ＰＣＶＤＳ ｉｏｘ膜を上述したＣｄ８ｅ
薄膜トランジスタ（第１図参照）のゲート絶縁膜３に用
いると、アクティブマトリクスにおけるゲート短絡を極
めて少なくすることができる。しかしながら、シランガ
ス（５ｉＨ４）と亜酸化窒素（Ｎ２０）または酸素（０
）ガスの分解から得られるＰＣＶＤＳ ｆｏｘ膜は次の
反応から生成されるために膜中に多量の水分あるいは水
素を含んでいる。
薄膜トランジスタ（第１図参照）のゲート絶縁膜３に用
いると、アクティブマトリクスにおけるゲート短絡を極
めて少なくすることができる。しかしながら、シランガ
ス（５ｉＨ４）と亜酸化窒素（Ｎ２０）または酸素（０
）ガスの分解から得られるＰＣＶＤＳ ｆｏｘ膜は次の
反応から生成されるために膜中に多量の水分あるいは水
素を含んでいる。
１、ＳｉＨ＊＋４Ｎ２０→Ｓ Ｉ０２＋２Ｈ１ｌＯ＋４
Ｎ２またはＳ ｉＨ４＋２Ｎ２０→５１０２＋２Ｈｚ＋
２Ｎ２２、ＳｉＨ４＋２０ｇ→Ｓ ｉＯｇ ＋２Ｈ２０
またはＳ １Ｈ４−４−０２→Ｓ １０２−１−２Ｈｇ
このため、従来のＳ ｉＨ＋の分解よ９得られる（ Ｐ
ＣＶＤＳ ｆｏｘ膜は電子のトラップ密度が高く、これ
をＣｄＳｅ薄膜トランジスタのゲート絶縁膜として用い
た場合、オン電流が小さくかつその減衰が大きいという
欠点があった。
Ｎ２またはＳ ｉＨ４＋２Ｎ２０→５１０２＋２Ｈｚ＋
２Ｎ２２、ＳｉＨ４＋２０ｇ→Ｓ ｉＯｇ ＋２Ｈ２０
またはＳ １Ｈ４−４−０２→Ｓ １０２−１−２Ｈｇ
このため、従来のＳ ｉＨ＋の分解よ９得られる（ Ｐ
ＣＶＤＳ ｆｏｘ膜は電子のトラップ密度が高く、これ
をＣｄＳｅ薄膜トランジスタのゲート絶縁膜として用い
た場合、オン電流が小さくかつその減衰が大きいという
欠点があった。
本発明は、以上の点に鑑み、かかる従来の欠点を除去す
るためになされたものであり、相互コンダクタンスが大
きく安定でゲート短絡の極めて少ない薄膜トランジスタ
の製造方法を提供するものである。
るためになされたものであり、相互コンダクタンスが大
きく安定でゲート短絡の極めて少ない薄膜トランジスタ
の製造方法を提供するものである。
すなわち、本発明は、８ｉＨ４，ＳｉｍＨａ （ジシラ
ン）等のシラン系カスの分解よ９得られるＰＣＹＤＳ
ｉｏｘ膜をゲート絶縁膜として用いる薄膜トランジスタ
において、前記ＰＣＶＤ８ｉ０ｘＪｌｄｌｆを４００℃
以上の酸化軍団中でアニールすることＫよシ、その膜の
抵抗が著しく増大することに基づいている。以下に実施
例を示しながら本発明の詳細な説明する。
ン）等のシラン系カスの分解よ９得られるＰＣＹＤＳ
ｉｏｘ膜をゲート絶縁膜として用いる薄膜トランジスタ
において、前記ＰＣＶＤ８ｉ０ｘＪｌｄｌｆを４００℃
以上の酸化軍団中でアニールすることＫよシ、その膜の
抵抗が著しく増大することに基づいている。以下に実施
例を示しながら本発明の詳細な説明する。
この実施例では、第１図に示したＣｄ５ｑ薄膜トランジ
スタのゲート絶縁膜３を形成するに際し、基板温度２５
０〜３５０℃、ＳｉＨ４流量２０ＣＣ／分、 ＮＩＯ流
量１０〜２０ＣＣ贋、高周波電力１０Ｗ、圧力１０６〜
０．１Ｔｏｒｒノ成膜条件でＰＣＶＤＳｌＯｘ ％を堆
積した３− 後、このＰＣＶＤＳ１０４を酸化軍団中でアニールしτ
ゲート絶縁層を形成したものである。第２図はこの酸化
雰囲気アニールの前後におけるＰＣＶＤＳｌＯｘ膜の比
抵抗を示し、図中Ａはアニール前の特性を、Ｂはアニー
ル後の特性をそれぞれ示している。同図から明らかなよ
うに、アニール前のＰＣＶＤ！９ｉＯｘ膜の比抵抗Ｃ特
性Ａ）は ３×１００・儒であるが、これを酸化雰囲気
中で４５０℃でアニールすると比抵抗（特性Ｂ）は１０
Ω・ｍ以上となシ、この酸化雰囲気中のアニールによ
ってＰＣＶＤＳ １０ｘ膜の絶縁性が改善されることが
判明した。
スタのゲート絶縁膜３を形成するに際し、基板温度２５
０〜３５０℃、ＳｉＨ４流量２０ＣＣ／分、 ＮＩＯ流
量１０〜２０ＣＣ贋、高周波電力１０Ｗ、圧力１０６〜
０．１Ｔｏｒｒノ成膜条件でＰＣＶＤＳｌＯｘ ％を堆
積した３− 後、このＰＣＶＤＳ１０４を酸化軍団中でアニールしτ
ゲート絶縁層を形成したものである。第２図はこの酸化
雰囲気アニールの前後におけるＰＣＶＤＳｌＯｘ膜の比
抵抗を示し、図中Ａはアニール前の特性を、Ｂはアニー
ル後の特性をそれぞれ示している。同図から明らかなよ
うに、アニール前のＰＣＶＤ！９ｉＯｘ膜の比抵抗Ｃ特
性Ａ）は ３×１００・儒であるが、これを酸化雰囲気
中で４５０℃でアニールすると比抵抗（特性Ｂ）は１０
Ω・ｍ以上となシ、この酸化雰囲気中のアニールによ
ってＰＣＶＤＳ １０ｘ膜の絶縁性が改善されることが
判明した。
次に、このようにして作成したＰＣＶＤＳ ｉＯｘ ｇ
を上述したＣｄ８ｅ薄膜トランジスタのゲート絶縁膜３
（第１図参照）に用いてその特性を調べた結果を菓３図
に示す。第３図はゲート電圧ＶＧをパラメータとしたと
きのドレイン電圧ＶＤに対するドレイン電流ＩＤの特性
を示し、酸化雰囲気中でのアニールを施さないＰＣＶＤ
Ｓ ｉ ０ｘ膜をゲート絶縁膜に用いたＣｄＳｅ薄膜ト
ランジスタでは、同図の特性Ｉ（ＶＧ−２０Ｖ）に示す
ように、オン電４− 流ＩＯＮが１μＡ以下と小さく、オン／オフ比は１０以
下である。これはゲート電界によシその５１０ｘ／Ｃｄ
Ｓｅ界面に誘起された電子がゲー）８ｉ０ｘ中に多数存
在するトラップに捕かくされて有効なキャリアとならな
いためである。一方、アニールを施したＰＣＶＤＳ直Ｏ
ｘｇを用いたＣｄ５ｅｉ膜トランジスタは、第３図の特
性ＩＩ （Ｖａ＝２０Ｖ）に示すように、オン電流ＩＯ
Ｎが８０〜１００μＡと大きく、オン／オフ比は１０〜
１０が得られた。酸化雰囲気中でのアニールの効果はＰ
ＣＶＤＳ ｉ０ｘ膜中の５ｉ−Ｈ結合をＳｉ −０結合
に変えて膜中の水分を減少し、トラップ密度の低減と膜
抵抗の増大をもたらすことにあると考えられる。なお、
第３図中■はゲート電圧ＶＧをＯＶとし、ＰＣＶＤＳ盪
ＯＸ膜にアニールを施したときと施さないときの特性を
示している。
を上述したＣｄ８ｅ薄膜トランジスタのゲート絶縁膜３
（第１図参照）に用いてその特性を調べた結果を菓３図
に示す。第３図はゲート電圧ＶＧをパラメータとしたと
きのドレイン電圧ＶＤに対するドレイン電流ＩＤの特性
を示し、酸化雰囲気中でのアニールを施さないＰＣＶＤ
Ｓ ｉ ０ｘ膜をゲート絶縁膜に用いたＣｄＳｅ薄膜ト
ランジスタでは、同図の特性Ｉ（ＶＧ−２０Ｖ）に示す
ように、オン電４− 流ＩＯＮが１μＡ以下と小さく、オン／オフ比は１０以
下である。これはゲート電界によシその５１０ｘ／Ｃｄ
Ｓｅ界面に誘起された電子がゲー）８ｉ０ｘ中に多数存
在するトラップに捕かくされて有効なキャリアとならな
いためである。一方、アニールを施したＰＣＶＤＳ直Ｏ
ｘｇを用いたＣｄ５ｅｉ膜トランジスタは、第３図の特
性ＩＩ （Ｖａ＝２０Ｖ）に示すように、オン電流ＩＯ
Ｎが８０〜１００μＡと大きく、オン／オフ比は１０〜
１０が得られた。酸化雰囲気中でのアニールの効果はＰ
ＣＶＤＳ ｉ０ｘ膜中の５ｉ−Ｈ結合をＳｉ −０結合
に変えて膜中の水分を減少し、トラップ密度の低減と膜
抵抗の増大をもたらすことにあると考えられる。なお、
第３図中■はゲート電圧ＶＧをＯＶとし、ＰＣＶＤＳ盪
ＯＸ膜にアニールを施したときと施さないときの特性を
示している。
なお、本発明は、上述した実施例に限定されるものでは
なく、ＰＣＶＤＳ ｉＯｘ膜を４００℃以上の酸化雰囲
気中でアニールしても上記実施例と同様の効果が得られ
るものである。このとき、アニール処理の上限温度は、
基板の軟化温度によって決められ、基板が例えばガラス
の場合は約６００℃程度である。才た、本発明は、Ｃｄ
Ｓｅ薄膜トランジスタ以外にＴｅやアモルファス８１な
どの半導体膜を用いた薄膜トランジスタのゲート絶縁膜
として用いるＰＣＶＤＳ ｉ Ｏｘ膜にも適用したシ、
また薄膜トランジスタの構造も第１図に示した構造以外
のものであっても同様に適用することができるものであ
る。
なく、ＰＣＶＤＳ ｉＯｘ膜を４００℃以上の酸化雰囲
気中でアニールしても上記実施例と同様の効果が得られ
るものである。このとき、アニール処理の上限温度は、
基板の軟化温度によって決められ、基板が例えばガラス
の場合は約６００℃程度である。才た、本発明は、Ｃｄ
Ｓｅ薄膜トランジスタ以外にＴｅやアモルファス８１な
どの半導体膜を用いた薄膜トランジスタのゲート絶縁膜
として用いるＰＣＶＤＳ ｉ Ｏｘ膜にも適用したシ、
また薄膜トランジスタの構造も第１図に示した構造以外
のものであっても同様に適用することができるものであ
る。
以上説明したように、本発明によれば、 ＰＣＶＤＳｉ
Ｏｘ膜をゲート絶縁膜として用いる薄膜トランジスタに
おいて前記ＰＣＶＤｉ９１０ｘ膜の絶縁性を高めかつ半
導体膜界面とのトラップ密度を低減することができるの
で、ゲート短絡の極めて少ない、しかも相互コンダクタ
ンスの大きい安定な薄膜トランジスタが得られ、特にア
クティブマトリクス岨 （１に適用してすぐれた効果がある。
Ｏｘ膜をゲート絶縁膜として用いる薄膜トランジスタに
おいて前記ＰＣＶＤｉ９１０ｘ膜の絶縁性を高めかつ半
導体膜界面とのトラップ密度を低減することができるの
で、ゲート短絡の極めて少ない、しかも相互コンダクタ
ンスの大きい安定な薄膜トランジスタが得られ、特にア
クティブマトリクス岨 （１に適用してすぐれた効果がある。
第１図はＣｄＳｅ薄膜トランジスタの基本構造を示す断
面図、第２図は本発明の一実施例に供する酸化雰囲気ア
ニール前後のＰＣＶＤＳ ｉｏｘ ％の比抵抗の特性を
示す図、第３図は従来によるＣｄ８ｅ薄膜トランジスタ
のゲート絶縁膜にＰＣＶＤ８１０ｘ膜をそのまま用いた
場合と本発明による酸化雰囲気中でアニールした抜用い
た場合のＣｄＳｅ薄膜トランジスタの特性を対比して示
した図である。 １＠・・・絶縁基板、２・・・拳ゲート電極、３・・参
〇ゲート絶縁膜、４・―・＊ＣｄＳｅＭ％５・・・・ソ
ース電極、６・・Φ・ドレイン電極。 特許出願人 伊勢電子工業株式会社 代理人 山川政樹（ほか２名）
面図、第２図は本発明の一実施例に供する酸化雰囲気ア
ニール前後のＰＣＶＤＳ ｉｏｘ ％の比抵抗の特性を
示す図、第３図は従来によるＣｄ８ｅ薄膜トランジスタ
のゲート絶縁膜にＰＣＶＤ８１０ｘ膜をそのまま用いた
場合と本発明による酸化雰囲気中でアニールした抜用い
た場合のＣｄＳｅ薄膜トランジスタの特性を対比して示
した図である。 １＠・・・絶縁基板、２・・・拳ゲート電極、３・・参
〇ゲート絶縁膜、４・―・＊ＣｄＳｅＭ％５・・・・ソ
ース電極、６・・Φ・ドレイン電極。 特許出願人 伊勢電子工業株式会社 代理人 山川政樹（ほか２名）
Claims (1)
- シラン系ガスの分解よシ得られるプラズマＣＶＤ５ ｉ
Ｏｘ膜をゲート絶縁膜として用いる薄膜トランジスタに
おいて、前記ゲート絶縁膜を４００℃以上の酸化雰囲気
中でアニールすることを特徴とする薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119057A JPS60263437A (ja) | 1984-06-12 | 1984-06-12 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119057A JPS60263437A (ja) | 1984-06-12 | 1984-06-12 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263437A true JPS60263437A (ja) | 1985-12-26 |
Family
ID=14751835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59119057A Pending JPS60263437A (ja) | 1984-06-12 | 1984-06-12 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263437A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284768A (ja) * | 1988-09-21 | 1990-03-26 | Nec Corp | 固体撮像素子の製造方法 |
| JPH02234472A (ja) * | 1989-03-08 | 1990-09-17 | Sony Corp | 薄膜トランジスタの製造方法 |
-
1984
- 1984-06-12 JP JP59119057A patent/JPS60263437A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284768A (ja) * | 1988-09-21 | 1990-03-26 | Nec Corp | 固体撮像素子の製造方法 |
| JPH02234472A (ja) * | 1989-03-08 | 1990-09-17 | Sony Corp | 薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0992841A (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| EP0732757A2 (en) | N-channel field-effect transistor including a thin-film fullerene | |
| JP3272532B2 (ja) | 半導体装置の製造方法 | |
| US6689646B1 (en) | Plasma method for fabricating oxide thin films | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| JPS60263437A (ja) | 薄膜トランジスタの製造方法 | |
| KR19980065168A (ko) | 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 | |
| KR100275715B1 (ko) | 수소화 효과 증대를 위한 반도체 소자의 제조 방법 | |
| JP2806999B2 (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH09162405A (ja) | 半導体装置およびその作製方法 | |
| JPH04221854A (ja) | 薄膜半導体装置 | |
| JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
| JP2728880B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPH01171275A (ja) | 薄膜トランジスタの製造方法 | |
| KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| KR100269604B1 (ko) | 반도체장치의 박막트랜지스터 제조방법 | |
| JPH01106470A (ja) | 薄膜トランジタ | |
| KR960000383B1 (ko) | 박막트랜지스터의 구조 |