JPS602675B2 - 電子時計用アラーム駆動装置 - Google Patents
電子時計用アラーム駆動装置Info
- Publication number
- JPS602675B2 JPS602675B2 JP52043490A JP4349077A JPS602675B2 JP S602675 B2 JPS602675 B2 JP S602675B2 JP 52043490 A JP52043490 A JP 52043490A JP 4349077 A JP4349077 A JP 4349077A JP S602675 B2 JPS602675 B2 JP S602675B2
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- transistor
- drive device
- surge voltage
- alarm drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000694 effects Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
この発明はピェゾ効果形アラーム素子を用いてなる電子
時計用アラーム駆動装置に関し、特にアラーム素子に生
じるサージ電圧を所望レベル以下におとすようにしたも
のである。
時計用アラーム駆動装置に関し、特にアラーム素子に生
じるサージ電圧を所望レベル以下におとすようにしたも
のである。
ピェゾ効果形アラーム素子を腕時計等の電子時計に適用
した場合、時計内部のスペース効率を高めることができ
るが、その反面、アラーム素子に機械的衝撃が加えれる
と高ェネルギのサージ電圧が過渡現象的に発生し、この
サージ電圧が分周回路、アラーム駆動回路等を構成する
ＬＳＩロジックなどに作用してＢＩロジックなどを誤動
作させる原因になると共に、ひどい場合にはＬＳＩロジ
ックの回路素子を破壊させてしまうおそれがあった。
した場合、時計内部のスペース効率を高めることができ
るが、その反面、アラーム素子に機械的衝撃が加えれる
と高ェネルギのサージ電圧が過渡現象的に発生し、この
サージ電圧が分周回路、アラーム駆動回路等を構成する
ＬＳＩロジックなどに作用してＢＩロジックなどを誤動
作させる原因になると共に、ひどい場合にはＬＳＩロジ
ックの回路素子を破壊させてしまうおそれがあった。
この発明は上記のような点に鑑みなされたもので、アラ
ーム駆動回路をバイポーラトランジスタにより構成し、
このトランジスタのＰＮ接合部の順方向特性を利用して
アラーム素子から発生するサージ電圧を吸収しＬＳＩロ
ジック等の回路に影響を及ぼさないようにした電子時計
用アラーム駆動装置を提供することを目的とするもので
ある。以下、この発明の具体的実施例を図面について説
明する。第１図はこの発明にかかるアラーム駆動装置の
回路図を示すもので、この発明の駆動回路は一対のスイ
ッチング回路１，２を備え、この各スイッチング回路１
および２はコンブリメンタリに接続されたＰＮＰトラン
ジスタとＮＰＮトランジスタから構成されると共に、上
記スイッチング回路１におけるＰＮＰトランジスタＴで
１のェミツタと、スイッチング回路２におけるＰＮＰト
ランジスタＴｒ３のェミッタはＶｃｃ電源端子３に接続
され、さらにスイッチング回路１のＮＰＮトランジスタ
Ｔｒ２のヱミツタと、スイッチング回路２のＮＰＮトラ
ンジスタＴｒ４のェミッタはアースに接続されている。
また、上記スイッチング回路１のＰＮＰトランジスタＴ
ｒｌのベースを抵抗ＲＩを介して相手側スイッチング回
路２の両トランジスタＴｒ３，Ｔｒ４のコレクタ接続点
に接続され、さらにスイッチング回路２におけるＰＮＰ
トランジスタＴｒ３のベースも同機にして抵抗Ｒ２を介
しスィツチング回路１側の両トランジスタＴｒｌ，Ｔｒ
２のコレクタに接続されていると共に、上記両スイッチ
ング回路１，２における両トランジスタＴｒｌとＴｒ２
，Ｔｒ３とＴｒ４の各コレクタ接続点にはそれぞれ出力
端子４，５を設け、この両出力端子４，５間にはピヱゾ
効果形のアラーム素子６を接続する。７，８はそれぞれ
上記スイッチング回路１，２におけるＮＰＮトランジス
タＴｒ２，Ｔｒ４のベースが接続される入力端子であり
、この各端子７，８には交互に信号が入力されるように
してある。
ーム駆動回路をバイポーラトランジスタにより構成し、
このトランジスタのＰＮ接合部の順方向特性を利用して
アラーム素子から発生するサージ電圧を吸収しＬＳＩロ
ジック等の回路に影響を及ぼさないようにした電子時計
用アラーム駆動装置を提供することを目的とするもので
ある。以下、この発明の具体的実施例を図面について説
明する。第１図はこの発明にかかるアラーム駆動装置の
回路図を示すもので、この発明の駆動回路は一対のスイ
ッチング回路１，２を備え、この各スイッチング回路１
および２はコンブリメンタリに接続されたＰＮＰトラン
ジスタとＮＰＮトランジスタから構成されると共に、上
記スイッチング回路１におけるＰＮＰトランジスタＴで
１のェミツタと、スイッチング回路２におけるＰＮＰト
ランジスタＴｒ３のェミッタはＶｃｃ電源端子３に接続
され、さらにスイッチング回路１のＮＰＮトランジスタ
Ｔｒ２のヱミツタと、スイッチング回路２のＮＰＮトラ
ンジスタＴｒ４のェミッタはアースに接続されている。
また、上記スイッチング回路１のＰＮＰトランジスタＴ
ｒｌのベースを抵抗ＲＩを介して相手側スイッチング回
路２の両トランジスタＴｒ３，Ｔｒ４のコレクタ接続点
に接続され、さらにスイッチング回路２におけるＰＮＰ
トランジスタＴｒ３のベースも同機にして抵抗Ｒ２を介
しスィツチング回路１側の両トランジスタＴｒｌ，Ｔｒ
２のコレクタに接続されていると共に、上記両スイッチ
ング回路１，２における両トランジスタＴｒｌとＴｒ２
，Ｔｒ３とＴｒ４の各コレクタ接続点にはそれぞれ出力
端子４，５を設け、この両出力端子４，５間にはピヱゾ
効果形のアラーム素子６を接続する。７，８はそれぞれ
上記スイッチング回路１，２におけるＮＰＮトランジス
タＴｒ２，Ｔｒ４のベースが接続される入力端子であり
、この各端子７，８には交互に信号が入力されるように
してある。
上記の構成において、スイッチング回路１の入力端子７
に信号が入力されると、トランジスタＴｒ２，Ｔｒ３が
ＯＮする。
に信号が入力されると、トランジスタＴｒ２，Ｔｒ３が
ＯＮする。
（このときトランジスタＴｒｌ，Ｔｒ４はＯＦＦ状態に
おかれる）。これに伴い端子３−トランジスタＴｒ３ー
アラーム素子６−トランジスタＴｒ２−アースの通路が
導通してアラーム素子６に電力を供給する。また、入力
端子８に信号が加えられると、第１図に示すＯＮ−ＯＦ
Ｆ状態が反転して、トランジスタＴｒｌ，Ｔｒ４がＯＮ
、トランジスタＴｒ２，Ｔｒ３がＯＦＦとなり、端子３
−トランジスタＴｒｌーアラーム素子６−トランジスタ
Ｔｒ４−アースの通路が形成されてアラーム素子６に電
力を供給し、アラーム６を鳴動させることになる。また
、アラーム素子６に衝撃力が付加されると、アラーム素
子４の両端には第２図に示す如き波形のサージ電圧が発
生するのであるが、このサ‐一ジ電圧の正、負側電圧レ
ベルがＰＮＰトランジスタＴｒｌ，Ｔｒ３のＰＮ接合部
、すなわちコレクタ・ベース間に加わると、トランジス
タＴｒｌ，Ｔｒ２のＰＮ接合部および抵抗Ｒ１あるいは
Ｒ２を通して電流が流れ、サージ電圧は電圧効果により
所望のレベル以下におちる（第３図参照）。
おかれる）。これに伴い端子３−トランジスタＴｒ３ー
アラーム素子６−トランジスタＴｒ２−アースの通路が
導通してアラーム素子６に電力を供給する。また、入力
端子８に信号が加えられると、第１図に示すＯＮ−ＯＦ
Ｆ状態が反転して、トランジスタＴｒｌ，Ｔｒ４がＯＮ
、トランジスタＴｒ２，Ｔｒ３がＯＦＦとなり、端子３
−トランジスタＴｒｌーアラーム素子６−トランジスタ
Ｔｒ４−アースの通路が形成されてアラーム素子６に電
力を供給し、アラーム６を鳴動させることになる。また
、アラーム素子６に衝撃力が付加されると、アラーム素
子４の両端には第２図に示す如き波形のサージ電圧が発
生するのであるが、このサ‐一ジ電圧の正、負側電圧レ
ベルがＰＮＰトランジスタＴｒｌ，Ｔｒ３のＰＮ接合部
、すなわちコレクタ・ベース間に加わると、トランジス
タＴｒｌ，Ｔｒ２のＰＮ接合部および抵抗Ｒ１あるいは
Ｒ２を通して電流が流れ、サージ電圧は電圧効果により
所望のレベル以下におちる（第３図参照）。
このため、アラーム素子６から発生するサージ電圧がト
ランジスタの降伏電圧以上であっても実際にトランジス
タに加わる電圧は第３図示す低レベルのものとなり、ト
ランジスタを誤動作させたり、あるいは破壊に至らしめ
るおそれは皆無となる。以上のようにこの発明のアラー
ム駆動装置によれば、アラーム駆動回路をバィポーラト
ランジス夕により構成し、このトランジスタのＰＮ接合
部の順方向特性を利用してアラーム素子から発生するサ
ージ電圧を吸収するようにしたので、アラーム素子から
サージ電圧が発生しても、このサージ電圧によってアラ
ーム駆動回路を含むＢＩロジック等が誤動作されたり、
破壊されたりするのを未然に防止することができる。
ランジスタの降伏電圧以上であっても実際にトランジス
タに加わる電圧は第３図示す低レベルのものとなり、ト
ランジスタを誤動作させたり、あるいは破壊に至らしめ
るおそれは皆無となる。以上のようにこの発明のアラー
ム駆動装置によれば、アラーム駆動回路をバィポーラト
ランジス夕により構成し、このトランジスタのＰＮ接合
部の順方向特性を利用してアラーム素子から発生するサ
ージ電圧を吸収するようにしたので、アラーム素子から
サージ電圧が発生しても、このサージ電圧によってアラ
ーム駆動回路を含むＢＩロジック等が誤動作されたり、
破壊されたりするのを未然に防止することができる。
第１図はこの発明にかかるアラーム駆動装置の一例を示
す回路図、第２図はアラーム素子のサージ電圧波形図、
第３図はサージ電圧を吸収したときの波形図である。 １，２・・・・・・スイッチング回路、６…・・・アラ
ーム素子、Ｔｒｌ，Ｔｒ３・・・・・・ＰＮＰトランジ
スタ、Ｔｒ２，Ｔｒ４．．．・．・ＮＰＮトランジスタ
。 第１図第２図 第３図
す回路図、第２図はアラーム素子のサージ電圧波形図、
第３図はサージ電圧を吸収したときの波形図である。 １，２・・・・・・スイッチング回路、６…・・・アラ
ーム素子、Ｔｒｌ，Ｔｒ３・・・・・・ＰＮＰトランジ
スタ、Ｔｒ２，Ｔｒ４．．．・．・ＮＰＮトランジスタ
。 第１図第２図 第３図
Claims (1)
- 【特許請求の範囲】 １ ピエゾ効果形アラーム素子を有する電子時計におい
て、アラーム駆動回路をバイポーラトランジスタからな
るスイツチング回路により構成すると共に、上記バイポ
ーラトランジスタのＰＮ接合部には上記アラーム素子の
サージ電圧が印加されるようにして、上記アラーム素子
から発生するサージ電圧を上記トランジスタのＰＮ接合
部で吸収するようにしたことを特徴とする電子時計用ア
ラーム駆動装置。 ２ アラーム駆動回路を、交互にスイツチングされる一
対のスイツチング回路で構成した特許請求の範囲第１項
記載の電子時計用アラーム駆動装置。 ３ スイツチング回路を、コンプリメンタリ接続される
バイポーラトランジスタにより構成した特許請求の範囲
第１項または第２項記載の電子時計用アラーム駆動装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52043490A JPS602675B2 (ja) | 1977-04-18 | 1977-04-18 | 電子時計用アラーム駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52043490A JPS602675B2 (ja) | 1977-04-18 | 1977-04-18 | 電子時計用アラーム駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53129075A JPS53129075A (en) | 1978-11-10 |
| JPS602675B2 true JPS602675B2 (ja) | 1985-01-23 |
Family
ID=12665146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52043490A Expired JPS602675B2 (ja) | 1977-04-18 | 1977-04-18 | 電子時計用アラーム駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602675B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867398U (ja) * | 1981-10-29 | 1983-05-07 | 株式会社リコー | 発音体駆動回路 |
-
1977
- 1977-04-18 JP JP52043490A patent/JPS602675B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53129075A (en) | 1978-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1358193A (en) | Integrated control circuit | |
| US2825821A (en) | Latch circuit | |
| EP0316884B1 (en) | Schmitt trigger circuit | |
| JPS602675B2 (ja) | 電子時計用アラーム駆動装置 | |
| US3582688A (en) | Controlled hysteresis trigger circuit | |
| US3392290A (en) | Bistable device employing transistors of complementary types | |
| US3458732A (en) | Latching type switching circuit | |
| JPS5910819Y2 (ja) | 発振回路 | |
| JPH0368573B2 (ja) | ||
| JPH043600Y2 (ja) | ||
| JP2586601B2 (ja) | カレントミラー回路 | |
| US4306162A (en) | R-S Flip-flop circuit having a predetermined initial operating condition | |
| JPH0431443B2 (ja) | ||
| JP2502503B2 (ja) | オ−トリセツト回路 | |
| JPS60230714A (ja) | マスタ・スレ−ブ・フリツプフロツプ回路 | |
| JPH04322510A (ja) | 発振回路 | |
| JP2538367Y2 (ja) | 保持回路 | |
| JPH0735454Y2 (ja) | パルス幅伸張回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JPS6315523A (ja) | 論理回路 | |
| JPS61229345A (ja) | 半導体装置 | |
| JPH0433168B2 (ja) | ||
| JPH02161809A (ja) | 論理回路 | |
| JPS58215132A (ja) | Ｔｔｌ回路 | |
| JPS5919423A (ja) | パルス電圧発生回路 |