JPS602698B2 - 試験デ−タ自動発生装置 - Google Patents
試験デ−タ自動発生装置Info
- Publication number
- JPS602698B2 JPS602698B2 JP52033746A JP3374677A JPS602698B2 JP S602698 B2 JPS602698 B2 JP S602698B2 JP 52033746 A JP52033746 A JP 52033746A JP 3374677 A JP3374677 A JP 3374677A JP S602698 B2 JPS602698 B2 JP S602698B2
- Authority
- JP
- Japan
- Prior art keywords
- test data
- input
- circuit under
- output terminal
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013500 data storage Methods 0.000 claims description 4
- 230000007812 deficiency Effects 0.000 description 2
- 235000007516 Chrysanthemum Nutrition 0.000 description 1
- 244000189548 Chrysanthemum x morifolium Species 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、ディジタル回路（ディジタル集積回路、複数
の集積回路を実装したパッケージ等）の試験機に関し、
ディジタル回路の論理動作試験のための試験データを自
動的に発生する装置に関する。
の集積回路を実装したパッケージ等）の試験機に関し、
ディジタル回路の論理動作試験のための試験データを自
動的に発生する装置に関する。
従来試験データは、試験対象ディジタル回路（以下被試
験回路という）ごとに各ディジタル回路の動作内容に応
じて、人手あるいは母子計算機によるシミュレーション
等によって、各個別に作成されていた。
験回路という）ごとに各ディジタル回路の動作内容に応
じて、人手あるいは母子計算機によるシミュレーション
等によって、各個別に作成されていた。
また、最近の鏡向として、ディジタル回路はますます高
密度化され、個々の動作もますます複雑化している。し
たがって、これに対応して、試験データの内容も複雑に
なり、データ量もますます多く必要になっている。この
ため試験データ作成のために多大の人手、計算機費用、
試験データ保管・管理の工数、その他の費用・工数等を
要するようになっている。本発明の目的は試験データの
作成、保管、管理等に要する費用、工数の低減を可能に
する、試験データ自動発生装置を提供することにある。
密度化され、個々の動作もますます複雑化している。し
たがって、これに対応して、試験データの内容も複雑に
なり、データ量もますます多く必要になっている。この
ため試験データ作成のために多大の人手、計算機費用、
試験データ保管・管理の工数、その他の費用・工数等を
要するようになっている。本発明の目的は試験データの
作成、保管、管理等に要する費用、工数の低減を可能に
する、試験データ自動発生装置を提供することにある。
また他の目的は試験データの発生を電気的に行なうこと
により、高速に試験データを供給することを可能にする
ものである。また、他の目的は本発明により、高速に多
量の試験データを供給することにより、故障検出率が高
く信頼性の高い試験を行なうことを可能にするものであ
る。
により、高速に試験データを供給することを可能にする
ものである。また、他の目的は本発明により、高速に多
量の試験データを供給することにより、故障検出率が高
く信頼性の高い試験を行なうことを可能にするものであ
る。
また他の目的は、試験データを過不足なく最適に発生さ
せるために、被試験回路の出力端子に対応するビット位
置をスキップしてカウントさせることである。
せるために、被試験回路の出力端子に対応するビット位
置をスキップしてカウントさせることである。
本発明は試験データが供給される被試験回路の端子が入
力端子であるか出力端子であるかを示す入出力端子識別
情報を供給する入出力端子識別情報供給手段と、この入
出力端子識別情報の各ビットに対応したビット数からな
る試験データを格納する試験データ格納手段と、この試
験データと子め定められた値との算術演算をする算術演
算手段と、この算術演算手段の演算結果と前記入出力端
子識別情報とを論理演算する論理演算手段とを含み、こ
の論理演算手段で演算された値を試験データ格納手段に
格納するとともに、前記入出力端子識別情報が出力端子
であることを指示している被試験回路の端子には前記被
試験回路の動作に影響を与えない固定値を前記入出力端
子識別情報が入力端子であることを指示している被試験
回路の機子には前記被試験回路を試験するために必要な
データの全てを繰返し演算することにより得られた試験
データを前記被試験回路の対応する端子に供給すること
を特徴とする試験データ自動発生装置を構成する。
力端子であるか出力端子であるかを示す入出力端子識別
情報を供給する入出力端子識別情報供給手段と、この入
出力端子識別情報の各ビットに対応したビット数からな
る試験データを格納する試験データ格納手段と、この試
験データと子め定められた値との算術演算をする算術演
算手段と、この算術演算手段の演算結果と前記入出力端
子識別情報とを論理演算する論理演算手段とを含み、こ
の論理演算手段で演算された値を試験データ格納手段に
格納するとともに、前記入出力端子識別情報が出力端子
であることを指示している被試験回路の端子には前記被
試験回路の動作に影響を与えない固定値を前記入出力端
子識別情報が入力端子であることを指示している被試験
回路の機子には前記被試験回路を試験するために必要な
データの全てを繰返し演算することにより得られた試験
データを前記被試験回路の対応する端子に供給すること
を特徴とする試験データ自動発生装置を構成する。
本発明による試験データ自動発生装置は、被試験回路の
全入力端子に対して、すべての組合せデータをむだなく
（同じデータを２回以上発生することなく）発生し、供
給することができる。
全入力端子に対して、すべての組合せデータをむだなく
（同じデータを２回以上発生することなく）発生し、供
給することができる。
次に本発明の一実施例について図面を参照して説明する
。第１図を参照すると、本発明の第一の実施例は、入出
力端子識別指示器としてのＰレジスター０と、十１ずつ
カウントし、かつカウント結果を格納する（加算カウン
タ）カウンタ１１と、Ｐレジス夕１０の出力Ｐ，〜Ｐ，
４とカウンタ１１の出力Ｃ，〜Ｃ，４との論理和演算を
行なう論理演算器１２と、一例としてのドライバ１３お
よび、レシーバ１４とを含む。第１図において、Ｐレジ
スタ１川こは、被試験回路の端子属性、すなわち入力端
子であるか出力端子であるかを示すデータを格納し、Ｎ
番目の端子が入力端子であれば出力ＰＮは０、出力端子
であればＰＮは１となる。
。第１図を参照すると、本発明の第一の実施例は、入出
力端子識別指示器としてのＰレジスター０と、十１ずつ
カウントし、かつカウント結果を格納する（加算カウン
タ）カウンタ１１と、Ｐレジス夕１０の出力Ｐ，〜Ｐ，
４とカウンタ１１の出力Ｃ，〜Ｃ，４との論理和演算を
行なう論理演算器１２と、一例としてのドライバ１３お
よび、レシーバ１４とを含む。第１図において、Ｐレジ
スタ１川こは、被試験回路の端子属性、すなわち入力端
子であるか出力端子であるかを示すデータを格納し、Ｎ
番目の端子が入力端子であれば出力ＰＮは０、出力端子
であればＰＮは１となる。
カウンタ１１は最初すべて０にクリアする。次いで、Ｐ
レジスタ１０の出力Ｐ，〜Ｐ，４とカウンタ１１の出力
Ｃ，〜Ｃ，４とを論理演算器１２によって論理和演算し
、その出力をカウンタ１１に格納する。このときカウン
タに格納されたデータはドライバを通して被試験回路に
供給される。試験動作後、動作結果データがレシーバを
通して試験機に返される。本実施例ではカウン夕の出力
Ｃ，はドライバ１３を通じて被試験回路の第１端子に供
聯合しており、動作結果は被試験回路の第１端子が出力
端子であれば動作結果デー夕がレシーバ１４を通して返
され、試験機において正解データと比較される。第１図
では省略しているが、第２端子〜第１釣端子についても
同機である。次に、次の試験データを得るべく、カウン
タ１１を十１し、その後、前のときと同様にカウンタ１
１の出力Ｃ，〜Ｃ，４とＰレジスタ１０の出刀 Ｐ，
〜Ｐ，４との論理和をカゥンタ１１に格納する。以下、
前と同様に試験データを被試験回路に供給し、動作結果
の確認を行なう。以上の動作を繰返し行ない、カウンタ
１ １の最上位桁からのキャＩＪ‐１５が１になったら
試験終了である。第２図は第１図の実施例の試験データ
発生状況を図示したものである。
レジスタ１０の出力Ｐ，〜Ｐ，４とカウンタ１１の出力
Ｃ，〜Ｃ，４とを論理演算器１２によって論理和演算し
、その出力をカウンタ１１に格納する。このときカウン
タに格納されたデータはドライバを通して被試験回路に
供給される。試験動作後、動作結果データがレシーバを
通して試験機に返される。本実施例ではカウン夕の出力
Ｃ，はドライバ１３を通じて被試験回路の第１端子に供
聯合しており、動作結果は被試験回路の第１端子が出力
端子であれば動作結果デー夕がレシーバ１４を通して返
され、試験機において正解データと比較される。第１図
では省略しているが、第２端子〜第１釣端子についても
同機である。次に、次の試験データを得るべく、カウン
タ１１を十１し、その後、前のときと同様にカウンタ１
１の出力Ｃ，〜Ｃ，４とＰレジスタ１０の出刀 Ｐ，
〜Ｐ，４との論理和をカゥンタ１１に格納する。以下、
前と同様に試験データを被試験回路に供給し、動作結果
の確認を行なう。以上の動作を繰返し行ない、カウンタ
１ １の最上位桁からのキャＩＪ‐１５が１になったら
試験終了である。第２図は第１図の実施例の試験データ
発生状況を図示したものである。
但し、第１図では端子数ｌｔ本の場合を示しているが、
第２図においては簡単のため、端子数６本として図示し
ている。例として、被試験回路の第１、４、５端子が入
力端子で、第２、３、６端子が出力端子であるとする。
従って、Ｐレジスタの値は図示のようになる。動作順１
でカウンタの０クリアが行なわれ、カウンタ出力Ｃ，〜
Ｃ６はすべて０となる。次に動作順２で動作順１の結果
のＣ，〜Ｃ６とＰ，〜Ｐ６との論理和がカウン外こ格納
され、その出力のＣ，〜Ｃ６が第１の試験データとなる
。動作順３でカウンタが十１される。動作順４で動作順
２と同機な論理動作が行なわれ、第２の試験データを発
生して試験が行なわれる。以下同様な動作が繰返され、
動作順１７でカウンタを十１したときＣ６のビット位置
からキヤリーが生じ、この信号によって、試験終了（Ｅ
ＮＤ）となる。第３図第４図は本発明の第二の実施例を
示すものである。第１図の実施例との相違点は３点、す
なわちカウンタ２１が一１カゥンタ（減進カウンタ）で
あり、最初すべて１にクリアすることと、論理演算器２
０が論理積器であること、およびＰレジスタ１ ０に入
れ、るデータが入力端子に対して１、出力端子に対して
０であることである。その他の構成および動作はすべて
第１図の実施例と同じなので、詳細な説明は省略する。
第４図は第３図の実施例の試験データ発生状況を第２図
のときと同様な方法で図示したものである。
第２図においては簡単のため、端子数６本として図示し
ている。例として、被試験回路の第１、４、５端子が入
力端子で、第２、３、６端子が出力端子であるとする。
従って、Ｐレジスタの値は図示のようになる。動作順１
でカウンタの０クリアが行なわれ、カウンタ出力Ｃ，〜
Ｃ６はすべて０となる。次に動作順２で動作順１の結果
のＣ，〜Ｃ６とＰ，〜Ｐ６との論理和がカウン外こ格納
され、その出力のＣ，〜Ｃ６が第１の試験データとなる
。動作順３でカウンタが十１される。動作順４で動作順
２と同機な論理動作が行なわれ、第２の試験データを発
生して試験が行なわれる。以下同様な動作が繰返され、
動作順１７でカウンタを十１したときＣ６のビット位置
からキヤリーが生じ、この信号によって、試験終了（Ｅ
ＮＤ）となる。第３図第４図は本発明の第二の実施例を
示すものである。第１図の実施例との相違点は３点、す
なわちカウンタ２１が一１カゥンタ（減進カウンタ）で
あり、最初すべて１にクリアすることと、論理演算器２
０が論理積器であること、およびＰレジスタ１ ０に入
れ、るデータが入力端子に対して１、出力端子に対して
０であることである。その他の構成および動作はすべて
第１図の実施例と同じなので、詳細な説明は省略する。
第４図は第３図の実施例の試験データ発生状況を第２図
のときと同様な方法で図示したものである。
Ｐレジスタの内容は前述の相違点に基づき、第２図の場
合と比べて反転している。以上の説明において、被試験
回路の出力様子に対応する試験データビットが第１図の
実施例では１、第３図の実施例では０となっているが、
１、０を決定するのは被試験回路の電気的条件によるの
で、逆にしたいときは試験データを反転させて供給すれ
ばよい。
合と比べて反転している。以上の説明において、被試験
回路の出力様子に対応する試験データビットが第１図の
実施例では１、第３図の実施例では０となっているが、
１、０を決定するのは被試験回路の電気的条件によるの
で、逆にしたいときは試験データを反転させて供給すれ
ばよい。
この場合も、第２図あるいは第４図を見ても明らかなよ
うに、被試験回路の入力端子には過不足なく全組合せデ
ータが供給される。実施例においては入出力端子識別指
示器としてレジスタを用いているが、これは２進値を表
示できるスイッチ等に置きかえて人手によって操作する
ようにしてもよい。
うに、被試験回路の入力端子には過不足なく全組合せデ
ータが供給される。実施例においては入出力端子識別指
示器としてレジスタを用いているが、これは２進値を表
示できるスイッチ等に置きかえて人手によって操作する
ようにしてもよい。
本発明は、あらゆる組合せ回路に適用できるが、一部の
順序回路については試験データが不充分、不適当な場合
があるので、その場合には、データの自動発生と併用し
て、外部から試験データの追加あるいは別個の試験デー
タを与える方法をとることもある。なお、第１図で、論
理演算器、として論理和演算回路を使用したが、この代
りに例えばＮＡＮＤ回路を用いて、その入力に否定回路
を接続しても同じ機能を果し、この例に限らず論理演算
器としては種々の態様が考えられる。
順序回路については試験データが不充分、不適当な場合
があるので、その場合には、データの自動発生と併用し
て、外部から試験データの追加あるいは別個の試験デー
タを与える方法をとることもある。なお、第１図で、論
理演算器、として論理和演算回路を使用したが、この代
りに例えばＮＡＮＤ回路を用いて、その入力に否定回路
を接続しても同じ機能を果し、この例に限らず論理演算
器としては種々の態様が考えられる。
また入出力端子識別指示器と論理演算器との接続におい
て、反転回路を介入させなくても、入力端子と出力端子
とを識別する論理枕態“１”“０”をそれぞれ反転して
格納すればよい。また、本実施例でカウンタとして説明
しているものは、１を力屯算または減算する回路と、そ
の結果を格納する回路とからなる。以上説明したように
、本発明により、被試験回路の全入力端子に対し、過不
足のない全組合せデータを自動的にかつ高速に発生して
ディジタル回路の試験を行なうことが可能となる。
て、反転回路を介入させなくても、入力端子と出力端子
とを識別する論理枕態“１”“０”をそれぞれ反転して
格納すればよい。また、本実施例でカウンタとして説明
しているものは、１を力屯算または減算する回路と、そ
の結果を格納する回路とからなる。以上説明したように
、本発明により、被試験回路の全入力端子に対し、過不
足のない全組合せデータを自動的にかつ高速に発生して
ディジタル回路の試験を行なうことが可能となる。
第１図は本発明の一実施例を示した図面、第２図は第１
図に示した実施例の動作状況を図示した図面、第３図は
本発明の他の実施例を示した図面、第４図は第３図に示
した実施例の動作状況を図示した図面である。 １０・・…・端子属性指示用Ｐレジスタ、１１，２１・
・・・・・カウンタ、１２，２０・・・…論理演算器、
１３……ドライバ、１４……レシーバ、１５……キヤリ
ー、１６・・・・・・被試験回路。 菊１頭 第２図 第３図 寮４図
図に示した実施例の動作状況を図示した図面、第３図は
本発明の他の実施例を示した図面、第４図は第３図に示
した実施例の動作状況を図示した図面である。 １０・・…・端子属性指示用Ｐレジスタ、１１，２１・
・・・・・カウンタ、１２，２０・・・…論理演算器、
１３……ドライバ、１４……レシーバ、１５……キヤリ
ー、１６・・・・・・被試験回路。 菊１頭 第２図 第３図 寮４図
Claims (1)
- １ 試験データが供給される被試験回路の端子が入力端
子であるか、出力端子であるかを示す入出力端子識別情
報を供給する入出力端子識別情報供給手段と、この入出
力端子識別情報の各ビツトに対応したビツト数からなる
試験データを格納する試験データ格納手段と、この試験
データと予め定められた値との算術演算をする算術演算
手段と、この算術手段の演算結果と前記入出力端子識別
情報とを論理演算する論理演算手段とを含み、この論理
演算手段で演算された値を試験データ格納手段に格納す
るとともに前記入出力端子識別情報が出力端子であるこ
とを指示している被試験回路の端子には前記被試験回路
の動作に影響を与えない固定値を、前記入出力端子識別
情報が入力端子であることを指示している被試験回路の
端子には、前記被試験回路を試験するために必要なデー
タの全てを繰返し演算することにより、得られた試験デ
ータを前記被試験回路の対応する端子に供給することを
特徴とする試験データ自動発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52033746A JPS602698B2 (ja) | 1977-03-25 | 1977-03-25 | 試験デ−タ自動発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52033746A JPS602698B2 (ja) | 1977-03-25 | 1977-03-25 | 試験デ−タ自動発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53118327A JPS53118327A (en) | 1978-10-16 |
| JPS602698B2 true JPS602698B2 (ja) | 1985-01-23 |
Family
ID=12394970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52033746A Expired JPS602698B2 (ja) | 1977-03-25 | 1977-03-25 | 試験デ−タ自動発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602698B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199997A (ja) * | 1987-10-02 | 1989-04-18 | Tokyo Tatsuno Co Ltd | 給油装置 |
-
1977
- 1977-03-25 JP JP52033746A patent/JPS602698B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199997A (ja) * | 1987-10-02 | 1989-04-18 | Tokyo Tatsuno Co Ltd | 給油装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53118327A (en) | 1978-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433413A (en) | Built-in apparatus and method for testing a microprocessor system | |
| US4139818A (en) | Circuit means for collecting operational errors in IC chips and for identifying and storing the locations thereof | |
| US3573751A (en) | Fault isolation system for modularized electronic equipment | |
| CN107450515A (zh) | 故障诊断自动测试方法及装置 | |
| GB1459851A (en) | Microprogrammable control memory diagnostic system | |
| JP2823475B2 (ja) | テスト・パターン発生装置 | |
| US4285059A (en) | Circuit for test of ultra high speed digital arithmetic units | |
| US4283620A (en) | Arrangement for determining the length of arbitrary shift registers | |
| JPS602698B2 (ja) | 試験デ−タ自動発生装置 | |
| SU942025A1 (ru) | Устройство дл контрол и диагностики дискретных объектов | |
| JPS6239786B2 (ja) | ||
| JPS5810853A (ja) | 集積回路 | |
| SU746556A1 (ru) | Устройство дл диагностики блоков электронных вычислительных машин | |
| JPH11191080A (ja) | メモリ試験装置 | |
| JPH046134B2 (ja) | ||
| JP2741708B2 (ja) | 半導体装置 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| WO2022145092A1 (ja) | 電子制御装置、車載装置の診断方法 | |
| JPS61840A (ja) | 携帯用デ−タ端末の自己診断装置 | |
| JPS6213697B2 (ja) | ||
| JPH04171558A (ja) | 記憶装置 | |
| JPS62280667A (ja) | 故障診断装置 | |
| JPH026772A (ja) | 集積回路 | |
| JPH04147500A (ja) | 半導体集積回路のテスト回路 | |
| JPS60105058A (ja) | 情報処理装置 |