JPS602711B2 - 複数個のマイクロコンピユ−タの同期方法 - Google Patents

複数個のマイクロコンピユ−タの同期方法

Info

Publication number
JPS602711B2
JPS602711B2 JP54026944A JP2694479A JPS602711B2 JP S602711 B2 JPS602711 B2 JP S602711B2 JP 54026944 A JP54026944 A JP 54026944A JP 2694479 A JP2694479 A JP 2694479A JP S602711 B2 JPS602711 B2 JP S602711B2
Authority
JP
Japan
Prior art keywords
signal
state
microcomputer
control circuit
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54026944A
Other languages
English (en)
Other versions
JPS55119764A (en
Inventor
坦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP54026944A priority Critical patent/JPS602711B2/ja
Publication of JPS55119764A publication Critical patent/JPS55119764A/ja
Publication of JPS602711B2 publication Critical patent/JPS602711B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は複数個のマイクロコンピュータの同期方法に関
するものである。
複数個の同一なマイクロコンピュータを同時に同一な動
作をさせる場合、そのマイクロコンピュータのーマシン
サィクルを構成するステートを同期させる必要がある。
そこで本発明は、各マイクロコンピュータから特定ステ
ートにあることを示すステート信号が出力されると、そ
のマイクロコンピュータへのクロック信号の入力を一時
禁止し、全てのマイクロコンピュータへのステートが同
一になった時に、クロツク信号の各マイクロコンピュー
タへの入力の禁止を解除するようにした複数個のマイク
ロコンピュータの同期方法を実現したものである。以下
図面を参照して本発明を詳細に説明する。第1図は本発
明を実施した基板検査装置の概略構成図である。第1図
において、1はこの基板検査装置を制御する基板検査制
御回路、2,3はそれぞれ基準用基板、検査基板であり
、両基板ともマイクロコンピュータを含む同一な電子回
路より構成され、基準用基板2は正常に動作することが
予め確認されている。前記マイクロコンピュータは、ー
マシンサイクルが4つのステートより構成されており、
その第3のステートにあるとき外部にステート信号を出
力し、またRESET信号がLOWのとき、内部状態及
び外部出力ボートは初期状態を保持し、RESET信号
がHIGHになった後初めての第1ステートから動作を
開始する。4は本発明に係るマイクロコンピュータ同期
動作制御回路であり、その詳細は後述するが、この基板
検査装置において、基準用基板2と検査基板3とを同期
させて動作させるために、両基板に実装されたマイクロ
コンピュータの同期動作を制御する。
5は基準用基板2及び検査基板3から出力される出力信
号QUTI及びQUT2を入力し、その信号を比較して
偏差信号CSを基板検査制御回路1に出力する信号比較
回路である。
ここでQUTI及びQUT2は、ともに複数の出力信号
より構成されている。また偏差信号CSもQUTI及び
QUT2を構成する複数の出力信号に対応した複数の信
号より構成されている。6,7はそれぞれ不良箇所を表
示及び印字用紙上に印字するための表示装置及び印字装
置である。
次にこの基板検査装置の検査動作を説明する。
検査を開始すると、基板検査制御回路1はマイクロコン
ピュータ同期動作制御回路4にスタート信号80Nを出
力する。マイクロコンピュータ同期動作制御回路4では
信号BGNを受取ると、基準用基板2にクロック信号X
1、検査基板3にクロック信号×2を出力するとともに
、両基板へのRESET信号であるRSTをLOWにす
る。次に基準用基板2、検査基板3からステート信号S
T31,ST32を入力し、クロック信号X1,X2を
制御し両基板に実装されたマイクロコンピュ−夕の同期
をとる。そして同期がとれると信号RSTをHIGHに
し、両マイクロコンピュータのリセットを解除し、動作
開始を可能にするとともに、基板検査制御回路1と信号
比較回路5とにサンプリング信号XCを出力する。基板
検査制御回路1はサンプリング信号XCが入力されると
、それに同期して基準用基板2と検査基板3とへの入力
信号INPを出力する。入力信号WPは複数の入力信号
より構成されており、また予めプログラミングされてい
て、そのプログラムを変更すれば種々の基板の検査が可
能である。基準用基板2及び検査基板3は入力信号mP
が入力されると、それに応答してそれぞれ出力信号QU
T1,QUT2を出力する。信号比較回路5はQUT1
,QUT2が入力されると、サンプリング信号XCに同
期してその両信号を比較し、その偏差信号CSを基板検
査制御回路1に出力する。基板検査制御回路1は偏差信
号CSが入力されると、その偏差値と予め定められた許
容値とを比較し、偏差値の方が大なるときは、不良であ
ると判定する。不良があった場合は、その不良箇所、偏
差値及び許容値を表示装置に表示するとともに、印字装
置に印字し、検査動作を中止する。また全検査プログラ
ムを終了すると良品と判定し、その旨を表示装置に表示
するとともに、印字装置に印字する。次に第2図及び第
3図によって、本発明に係るマイクロコンピュータ同期
動作制御回路4を更に詳しく説明する。
第2図はマイクロコンピュータ同期動作制御回路4のブ
ロック図であり、11は発振器、12はステート信号制
御回路、13はクロック信号制御回路である。第3図は
各部信号波形図であり、aは発振器11よりクロツク信
号制御回路13への所定の周波数を持つクロック信号C
K、b,hはクロツク信号制御回路13よりそれぞれ基
準用基板2、検査基板3へのクロツク信号X1,X2、
g、及びmはそれぞれX1,X2を制御するクロック制
御信号CC1,CC2、nはRESET信号RST、p
はサンプリング信号XC、c,d,fはそれぞれ基準用
基板2に実装されたマイクロコンピュータの内部ステー
トがそれぞれ第1ステート、第2ステート、第4ステー
トであることを示し、eは基準用基板2から出力される
ステート信号ST31、またi,i,1はそれぞれ検査
基板3に実装されたマイクロコンピュータの内部ステー
トがそれぞれ第1ステート、第2ステート、第4ステー
トであることを示し、kは検査基板3から出力されるス
テート信号ST32である。次にマイクロコンピュータ
同期動作制御回路4の動作を説明する。
基板検査制御回路1より信号BGNが到来すると、発振
器11よりクロック信号CKがクロツク信号制御回路1
3に出力される。クロツク信号制御回路13はクロツク
信号CKと信号CCIとのオア信号×1、及びクロック
信号CKと信号CC2とのオア信号X2とをそれぞれ出
力する。またリセット信号制御回路14はRESET信
号RSTを出力する。いま基準用基板2上のマイクロコ
ンビュー外ま第4ステートから内部ステートを開始し、
検査基板3上のマイクロコンピュータは第2ステートか
ら内部ステートを開始したとする。それぞれのマイクロ
コンピュータはクロツク信号×1,×2に同期して内部
ステ−トを移行する。検査基板3上のマイクロコンピュ
ータが第3ステートになりステート信号ST32を出力
すると、ステート信号制御回路12はそれに応答して信
号CC2を日に日にする。それによってクロック信号X
2はHIGH状態になり、検査基板3のマイクロコンピ
ュータは第3ステート状態を保持する。次に基準用基板
2上のマイクロコンピュータが第3ステートになりステ
ート信号ST31を出力し、両マイクロコンピュータと
も第3ステートになると、ステート信号制御回路12は
信号CC2をLOWにするとともに信号RSTをHIG
Hにする。またクロツク信号制御回路13は信号RST
が批GHになった後、最初の第1ステートに対応するク
ロック信号からサンプリング信号)(Cを出力する。こ
のようにして、マイクロコンピュータ同期動作制御回路
4は両マイクロコンピュータの同期動作を制御する。
またこの例ではステート信号ST32がステート信号S
T31より先に出力された例について説明したが、この
逆にステート信号ST31がステート信号ST32より
先に出力されても同様に制御される。また本実施例では
、基板検査装置に応用した例について説明したが、それ
以外に全く異なる動作をする複数個のマイクロコンピュ
ータを同時に動作させる場合にも応用できる。
以上のように本発明は、複数個のマイクロコンピュータ
のクロツク信号をステート信号により制御することによ
り、そのクロック信号の入力を禁止し、全てのマイクロ
コンピュータのステートが同一になった時に、そのクロ
ツク信号の入力を解除するようにした複数個のマイクロ
コンピュータの同期方法を実現したものである。
【図面の簡単な説明】
第1図は本発明を実施した一例を示す基板検査装置、第
2図は本発明に係るマイクロコンピュータ同期動作制御
回路、第3図は各部信号波形図である。 図中2はマイクロコンピュータを実装した基準用基板、
3はマイクロコンピュータを実装した検査基板、4はマ
イクロコンピュータ同期動作制御回麟、11は発振器、
12はステート信号制御回略、13はクロツク信号制御
回路、信号ST31,ST32はステート信号、信号X
1,X2はクロツク信号である。 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 1 一マシンサイクルを構成する複数個のステートのう
    ちの特定のステートにあるとき、外部にステート信号を
    出力するとともに、外部からのクロツク信号によってス
    テートを移行し、所定の動作を実行するマイクロコンピ
    ユータを複数個有し、前記各マイクロコンピユータから
    前記ステート信号が出力されると、そのマイクロコンピ
    ユータへのクロツク信号の入力を一時禁止しそのステー
    トを保持し、全てのマイクロコンピユータのステートが
    同一になったときに、前記クロツク信号の各マイクロコ
    ンピユータへの入力の禁止を解除するようにしたことを
    特徴とする複数個のマイクロコンピユータの同期方法。
JP54026944A 1979-03-08 1979-03-08 複数個のマイクロコンピユ−タの同期方法 Expired JPS602711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54026944A JPS602711B2 (ja) 1979-03-08 1979-03-08 複数個のマイクロコンピユ−タの同期方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54026944A JPS602711B2 (ja) 1979-03-08 1979-03-08 複数個のマイクロコンピユ−タの同期方法

Publications (2)

Publication Number Publication Date
JPS55119764A JPS55119764A (en) 1980-09-13
JPS602711B2 true JPS602711B2 (ja) 1985-01-23

Family

ID=12207255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54026944A Expired JPS602711B2 (ja) 1979-03-08 1979-03-08 複数個のマイクロコンピユ−タの同期方法

Country Status (1)

Country Link
JP (1) JPS602711B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495594A (en) * 1981-07-01 1985-01-22 International Business Machines Corporation Synchronization of CRT controller chips

Also Published As

Publication number Publication date
JPS55119764A (en) 1980-09-13

Similar Documents

Publication Publication Date Title
JP3253397B2 (ja) プリント回路基板の検査のための方法および装置
JPS6227813A (ja) 位相同期方式
JP2002251227A (ja) クロック監視回路、データ処理装置、データ処理システム
JPS602711B2 (ja) 複数個のマイクロコンピユ−タの同期方法
JPH1091222A (ja) 同期制御装置
US6023770A (en) Semiconductor device
JPH0373897B2 (ja)
JP5198818B2 (ja) 同期処理システム及び半導体集積回路
JP2009069198A (ja) 同期処理システム及び半導体集積回路
JP2842446B2 (ja) アナログ‐ディジタル混成ic用試験装置
US4599649A (en) Synchronous circuit
JP2836245B2 (ja) チップ内クロックの同期化方式
JP2588290B2 (ja) データ入出力システム
KR200178427Y1 (ko) 스테이트 머신 버스 제어장치
JP3414841B2 (ja) 半導体試験装置用デバイス同期装置及びその同期方法
JPH03285436A (ja) 非同期回路のテスト装置
JP2723270B2 (ja) 画面重ね合わせシステムにおけるクロックスキュー調整回路
JPS6359634A (ja) シミユレ−タ
KR20250111583A (ko) 영상처리장치 내 디지털 필터 구현을 위한 가변모드 동기 생성장치 및 이를 이용한 가변모드 동기 생성방법
JPS60147865A (ja) マルチコンピユ−タシステムの同期制御方法
JPH0512461A (ja) クロツク供給回路
JPH0127326Y2 (ja)
JPH04102083A (ja) タイミング発生器間のスキュー補正回路
JPS5911423A (ja) システムクロツク制御方式
JPS6389997A (ja) 断続表示装置