JPS6028223A - 半導体結晶薄膜の製造方法 - Google Patents
半導体結晶薄膜の製造方法Info
- Publication number
- JPS6028223A JPS6028223A JP58135906A JP13590683A JPS6028223A JP S6028223 A JPS6028223 A JP S6028223A JP 58135906 A JP58135906 A JP 58135906A JP 13590683 A JP13590683 A JP 13590683A JP S6028223 A JPS6028223 A JP S6028223A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- film
- semiconductor
- semiconductor crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3822—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、ＳＯ８等絶縁性基板上の半導体結晶薄膜の
製造方法に関する。
製造方法に関する。
絶縁性基板、特に絶縁性単結晶基板上のシリコン膜を用
いた集積回路は、その構造上、高密度化、高速度化の点
において半導体基板を用いたものよりも有利である。反
面、基板上に異種の単結晶膜を成長させるためシリコン
膜には高密度の格子欠陥が存在するという欠点をもつ。
いた集積回路は、その構造上、高密度化、高速度化の点
において半導体基板を用いたものよりも有利である。反
面、基板上に異種の単結晶膜を成長させるためシリコン
膜には高密度の格子欠陥が存在するという欠点をもつ。
例えばＳＯＳ （サファイア単結晶基板上のシリコン膜
）を用いてＭＯＳデバイスを製作しその基本特性を調べ
てみるとバルクシリコンのＭＯＳデバイスと比べ、ドレ
ーンリーク電流の増加、反転層移動度の低下が見られる
。前者はドレーン側近傍における生成再結合電流による
ものであシ、後者はシリコン膜に散乱中心が多いため、
キャリア担体が散乱することによって起こる。そして、
これらは共に格子欠陥に基因しているものであるためそ
の大幅な減少及び格子欠陥によってつくられる深い準位
を電気的に不活性化することが要求されている。
）を用いてＭＯＳデバイスを製作しその基本特性を調べ
てみるとバルクシリコンのＭＯＳデバイスと比べ、ドレ
ーンリーク電流の増加、反転層移動度の低下が見られる
。前者はドレーン側近傍における生成再結合電流による
ものであシ、後者はシリコン膜に散乱中心が多いため、
キャリア担体が散乱することによって起こる。そして、
これらは共に格子欠陥に基因しているものであるためそ
の大幅な減少及び格子欠陥によってつくられる深い準位
を電気的に不活性化することが要求されている。
本発明の目的は、半導体薄膜に存在する格子欠陥を減少
させると共に格子欠陥に基因する深い準位を電気的に不
活性化せしめる効果を与えることよシ、すぐれた特性を
もつ半導体装置用の絶縁性基板上の半導体結晶薄膜を得
ることにある。
させると共に格子欠陥に基因する深い準位を電気的に不
活性化せしめる効果を与えることよシ、すぐれた特性を
もつ半導体装置用の絶縁性基板上の半導体結晶薄膜を得
ることにある。
本発明は絶縁性基板上に形成した半導体結晶薄膜に該半
導体のハロゲン化合物をイオン注入し半導体膜の一部を
非晶質化した後、熱処理によシ該非晶質層を再結晶化さ
せ半導体膜に含まれていた格子欠陥を除去すると共に、
イオン注入されたハロゲン原子によシ格子欠陥における
不対電子を不活性化させることによシ半導体薄膜の電気
的特性を向上せしめるものである。
導体のハロゲン化合物をイオン注入し半導体膜の一部を
非晶質化した後、熱処理によシ該非晶質層を再結晶化さ
せ半導体膜に含まれていた格子欠陥を除去すると共に、
イオン注入されたハロゲン原子によシ格子欠陥における
不対電子を不活性化させることによシ半導体薄膜の電気
的特性を向上せしめるものである。
本発明によれば、イオン注入による非晶質化とその後の
熱処理によって半導体膜中の格子欠陥密度が大巾に減少
すると共に未だ存在する格子欠陥によって形成される不
対電子はハロゲン原子によって不活性化され、この結果
、半導体薄膜の電気的特性はバルク半導体のそれとほぼ
同等のものになる。
熱処理によって半導体膜中の格子欠陥密度が大巾に減少
すると共に未だ存在する格子欠陥によって形成される不
対電子はハロゲン原子によって不活性化され、この結果
、半導体薄膜の電気的特性はバルク半導体のそれとほぼ
同等のものになる。
本発明の実施例について図面を参照して詳述する。第１
図に於いて絶縁性基板（１１）として（１１０，２）面
を有するサファイア単結晶基板を用いた。
図に於いて絶縁性基板（１１）として（１１０，２）面
を有するサファイア単結晶基板を用いた。
その上にシリコン（Ｓｉ）膜（１２）を０．３μｍ堆積
した。成長方法は化学気相成長法（ＣＶＤ法）であり、
その条件を成長温度９５０℃、成長速度２μｍ ／ ｍ
ｉｎとすることによ、ｂ、（ｏｏｉ）シリコン単結晶膜
が形成される（第１図（ａ））。次にイオン種としてシ
リコンフッ素化合物（ＳｉＦ）を選び射影飛程（Ｒｐ）
がシリコン膜のほぼ中央部になるよう加速電圧を１７０
ｋＶに設定し、ドーズ量２×１０ｃｍ の条件において
シリコン膜（１２）へイオン注入し、シリコン表面側を
非晶質化（１３）する。
した。成長方法は化学気相成長法（ＣＶＤ法）であり、
その条件を成長温度９５０℃、成長速度２μｍ ／ ｍ
ｉｎとすることによ、ｂ、（ｏｏｉ）シリコン単結晶膜
が形成される（第１図（ａ））。次にイオン種としてシ
リコンフッ素化合物（ＳｉＦ）を選び射影飛程（Ｒｐ）
がシリコン膜のほぼ中央部になるよう加速電圧を１７０
ｋＶに設定し、ドーズ量２×１０ｃｍ の条件において
シリコン膜（１２）へイオン注入し、シリコン表面側を
非晶質化（１３）する。
（第１図（ｂ））。次に１０００℃、Ｎ２ガス雰囲気中
ニオいて２０分間熱処理を行い、非晶質シリコン層（１
３）ｆ：固相エピタキシャル的に再結晶化せしめる（第
１図（Ｃ））。
ニオいて２０分間熱処理を行い、非晶質シリコン層（１
３）ｆ：固相エピタキシャル的に再結晶化せしめる（第
１図（Ｃ））。
このようにして得られた試料を用い、次にＭＯ８累子金
製作しその特性を評価した。試作方法はよく用いられて
いる多結晶シリコンゲート工程によった。Ｎチャ坏ル及
びＰチャネルＭＯ８）ランジスタにつき評価を行った結
果、キャリア移動度はＮチャネルトランジスタでは８０
０ ｃｍ２／ Ｖ−ｓｅｃ。
製作しその特性を評価した。試作方法はよく用いられて
いる多結晶シリコンゲート工程によった。Ｎチャ坏ル及
びＰチャネルＭＯ８）ランジスタにつき評価を行った結
果、キャリア移動度はＮチャネルトランジスタでは８０
０ ｃｍ２／ Ｖ−ｓｅｃ。
Ｐチャネルトランジスタでは２２０ ｃｍ” ／Ｖ・ｓ
ｅｃが得られ、従来の８０５Ｍ０８）ランジスタにおけ
るキャリア移動度４５０ ｃｍ２／Ｖ −５ｅｃ （Ｎ
テヤネ／ｌ／）、及び１８０ ｃｍ” ／Ｖ・ｓｅｃ
（Ｐチャネル）を大幅に上回ることが判明した。また、
ドレーンリーク電流も従来の５０８ＭＯ８）ランジスタ
における値１×１０ Ａ／μｍ１１から大幅に改善され
１×１２ １０ Ａ／μｍになった。このようにキャリア移動度及
びドレーンリーク電流が大幅に改良された理由として、
再結晶化したシリコン層における格子欠陥密度が減少す
ること及びフッ素が格子欠陥による不対電子を電気的に
不活性化することが考えられる。
ｅｃが得られ、従来の８０５Ｍ０８）ランジスタにおけ
るキャリア移動度４５０ ｃｍ２／Ｖ −５ｅｃ （Ｎ
テヤネ／ｌ／）、及び１８０ ｃｍ” ／Ｖ・ｓｅｃ
（Ｐチャネル）を大幅に上回ることが判明した。また、
ドレーンリーク電流も従来の５０８ＭＯ８）ランジスタ
における値１×１０ Ａ／μｍ１１から大幅に改善され
１×１２ １０ Ａ／μｍになった。このようにキャリア移動度及
びドレーンリーク電流が大幅に改良された理由として、
再結晶化したシリコン層における格子欠陥密度が減少す
ること及びフッ素が格子欠陥による不対電子を電気的に
不活性化することが考えられる。
上述した工程を経て得られたＳＯ８膜に対し、さらにシ
リコン界面側の結晶性をも改良するだめ第２図に示す工
程をとることができる。すなわち、ＳｉＦを加速エネル
ギー３５０ＫｅＶ１ ドーズ量１５ −２ Ｘ１０ｃｍ の条件でシリコン膜（２２）へイオン注入
する（第２図（ａ））。これによシリコン界面側が非晶
質（２３）される（第２図（ｂ））。次に１０００°Ｃ
Ｎ２ガス雰囲気中で２０分間熱処理を行ないシリコン表
面側から非晶質層（２３）を再結晶化する。この工程を
経た後、作られたＭＯ８素子特性ではドレーンリーク電
流が畜らに１桁低下する効果が得られた。
リコン界面側の結晶性をも改良するだめ第２図に示す工
程をとることができる。すなわち、ＳｉＦを加速エネル
ギー３５０ＫｅＶ１ ドーズ量１５ −２ Ｘ１０ｃｍ の条件でシリコン膜（２２）へイオン注入
する（第２図（ａ））。これによシリコン界面側が非晶
質（２３）される（第２図（ｂ））。次に１０００°Ｃ
Ｎ２ガス雰囲気中で２０分間熱処理を行ないシリコン表
面側から非晶質層（２３）を再結晶化する。この工程を
経た後、作られたＭＯ８素子特性ではドレーンリーク電
流が畜らに１桁低下する効果が得られた。
この例においては、界面側、表面側それぞれ一回ずつイ
オン注入を行ったが、さらに同様な菌性でイオン注入、
熱処理工程を交互にくり返すことによって、よシ一層の
結晶性改善がなされる。
オン注入を行ったが、さらに同様な菌性でイオン注入、
熱処理工程を交互にくり返すことによって、よシ一層の
結晶性改善がなされる。
また、本発明実施後のシリコン単結晶膜上にさらにシリ
コン膜をエピタキシャル成長させることによって所望の
膜厚のシリコン単結晶膜を得ることもできる。
コン膜をエピタキシャル成長させることによって所望の
膜厚のシリコン単結晶膜を得ることもできる。
基板としては絶縁性単結晶基板であればよく、サファイ
ア（α−Ａｄｚｅｓ）以外にはスピネル（Ｍ、！９０
・Ａ／ｚＯｓ） 、酸化ベリリウム（ＢｅＯ）、シリカ
（α−８ｉ０２） 、二酸化トリウム（ＴｈＯｚ）など
が挙げられる。
ア（α−Ａｄｚｅｓ）以外にはスピネル（Ｍ、！９０
・Ａ／ｚＯｓ） 、酸化ベリリウム（ＢｅＯ）、シリカ
（α−８ｉ０２） 、二酸化トリウム（ＴｈＯｚ）など
が挙げられる。
半導体薄膜としてはシリコンの他にジルマニウム、スズ
等があげられる。イオン注入条件は所望の非晶質層を形
成できる条件であればよく、イオン種はＳｉＦの他に５
ｉＦｚ、５ｉＦａ等の５ｉ−Ｆ系。
等があげられる。イオン注入条件は所望の非晶質層を形
成できる条件であればよく、イオン種はＳｉＦの他に５
ｉＦｚ、５ｉＦａ等の５ｉ−Ｆ系。
８ｉ（４，ＳｉＣ］ｚの５ｉ−Ｃ１系及び、５ｉ−Ｉ系
化合物を用いてもよいことはもちろんである。また他の
半導体に対してもそのハロゲン系化合物を用いればよい
。熱処理温度は再結晶化が起こる温度であればよく５０
０℃以上での炉処理、あるいはレーザ、電子線等の工坏
ルギービーム照射であってもよい。また熱処理雰凹気は
Ｎ２ガス、０２ガス、Ａｒガス等の不活性ガスそれぞれ
において同様な効果が認められた。シリコン膜形成法は
ＣＶＤ法に限らず、真空蒸着法、分子線エピタキシャル
法などがある。
化合物を用いてもよいことはもちろんである。また他の
半導体に対してもそのハロゲン系化合物を用いればよい
。熱処理温度は再結晶化が起こる温度であればよく５０
０℃以上での炉処理、あるいはレーザ、電子線等の工坏
ルギービーム照射であってもよい。また熱処理雰凹気は
Ｎ２ガス、０２ガス、Ａｒガス等の不活性ガスそれぞれ
において同様な効果が認められた。シリコン膜形成法は
ＣＶＤ法に限らず、真空蒸着法、分子線エピタキシャル
法などがある。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの工程断面図、第２図（ａ）〜（Ｃ）は本発明の他の
実施例を説明するための工程断面図である。 図において、 １１．２１・・・サファイア基板、１２．２２・・・シ
リコン単結晶膜、１３．２３・・・非晶質シリコン層、
１４．２４・・・再結晶化シリコン層。 代理人 弁理士 則 近 憲 佑 （ほか１名）第１図 第 ２ 図
めの工程断面図、第２図（ａ）〜（Ｃ）は本発明の他の
実施例を説明するための工程断面図である。 図において、 １１．２１・・・サファイア基板、１２．２２・・・シ
リコン単結晶膜、１３．２３・・・非晶質シリコン層、
１４．２４・・・再結晶化シリコン層。 代理人 弁理士 則 近 憲 佑 （ほか１名）第１図 第 ２ 図
Claims (1)
- （１）絶縁性基板上の半導体薄膜をイオン注入により非
晶質化する工程と、その後熱処理によシ該非晶質領域を
再結晶化せしめる工程とを含んでおシ、かつ該イオン注
入におけるイオン種として該半導体の構成元素のハロゲ
ン化合物を用いることを特徴とする半導体結晶薄膜の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58135906A JPS6028223A (ja) | 1983-07-27 | 1983-07-27 | 半導体結晶薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58135906A JPS6028223A (ja) | 1983-07-27 | 1983-07-27 | 半導体結晶薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6028223A true JPS6028223A (ja) | 1985-02-13 |
| JPH0570928B2 JPH0570928B2 (ja) | 1993-10-06 |
Family
ID=15162589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58135906A Granted JPS6028223A (ja) | 1983-07-27 | 1983-07-27 | 半導体結晶薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028223A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693324B2 (en) * | 1996-04-26 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a thin film transistor and manufacturing method thereof |
| KR100843741B1 (ko) | 2007-03-31 | 2008-07-04 | 동국대학교 산학협력단 | 실리콘적층 사파이어 박막의 제조방법 |
-
1983
- 1983-07-27 JP JP58135906A patent/JPS6028223A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693324B2 (en) * | 1996-04-26 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a thin film transistor and manufacturing method thereof |
| KR100843741B1 (ko) | 2007-03-31 | 2008-07-04 | 동국대학교 산학협력단 | 실리콘적층 사파이어 박막의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570928B2 (ja) | 1993-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562703B1 (en) | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content | |
| US7396747B2 (en) | Hetero-integrated strained silicon n- and p-MOSFETs | |
| EP0085434B1 (en) | Semiconductor devices and method for making the same | |
| US4975126A (en) | Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer | |
| JPS6388841A (ja) | シリコン・オン・インシュレータ半導体素子 | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2004014856A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPS5856409A (ja) | 半導体装置の製造方法 | |
| US4693758A (en) | Method of making devices in silicon, on insulator regrown by laser beam | |
| JPH04250669A (ja) | ポリシリコン薄膜半導体装置 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPS6028223A (ja) | 半導体結晶薄膜の製造方法 | |
| KR930010093B1 (ko) | 반도체박막의 형성방법 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPS643046B2 (ja) | ||
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0533527B2 (ja) | ||
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPH05299349A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS58176930A (ja) | 半導体装置の製造方法 | |
| JPS6065523A (ja) | 半導体膜の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH07288228A (ja) | 多結晶シリコン薄膜の形成方法 |