JPS6028470B2 - フアクシミリの副走査方法 - Google Patents
フアクシミリの副走査方法Info
- Publication number
- JPS6028470B2 JPS6028470B2 JP14303280A JP14303280A JPS6028470B2 JP S6028470 B2 JPS6028470 B2 JP S6028470B2 JP 14303280 A JP14303280 A JP 14303280A JP 14303280 A JP14303280 A JP 14303280A JP S6028470 B2 JPS6028470 B2 JP S6028470B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- scanning
- block
- speed
- driving speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/17—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa the scanning speed being dependent on content of picture
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】
この発明は、冗長度抑圧符号化技術を用いるファクシミ
リの副走査方法に関するものである。
リの副走査方法に関するものである。
従来、冗長度抑圧符号化技術を用いるファクシミリでは
、１ラインで発生する符号化ビット数は、原稿の簡単な
部分では少なく、複雑な部分では多くなり一定ではない
。そこで、一定の伝送速度で符号化信号を送受信する場
合、１ライン毎の符号化信号の発生が時間的に変動する
ため、副走査を起動・停止の繰り返し‘こより間欠送り
するように構成されていた。したがって、以下のような
欠点があった。■ 起動・停止のステップ応答が整定す
るまで記録が不可能なため、副走査の高速化が困難であ
る。
、１ラインで発生する符号化ビット数は、原稿の簡単な
部分では少なく、複雑な部分では多くなり一定ではない
。そこで、一定の伝送速度で符号化信号を送受信する場
合、１ライン毎の符号化信号の発生が時間的に変動する
ため、副走査を起動・停止の繰り返し‘こより間欠送り
するように構成されていた。したがって、以下のような
欠点があった。■ 起動・停止のステップ応答が整定す
るまで記録が不可能なため、副走査の高速化が困難であ
る。
■ 起動・停止の動作に伴って歯車等の伝達系，送信原
稿等が振動し、騒音が発生する。
稿等が振動し、騒音が発生する。
■ 負荷変動等に伴う起動・停止のステップ応答の乱れ
による送りむらが生じる。
による送りむらが生じる。
この発明は、これらの欠点を除去するため、１ラインの
副走査をＰ個のブロックに分割し、かつ前記分割された
副走査の各ブロックの駆動速度を符号化情報量により選
択するようにしたもので、その目的は副走査の駆動を滑
らかにして低騒音化，高速化をはかることにある。
副走査をＰ個のブロックに分割し、かつ前記分割された
副走査の各ブロックの駆動速度を符号化情報量により選
択するようにしたもので、その目的は副走査の駆動を滑
らかにして低騒音化，高速化をはかることにある。
以下この発明について説明する。第１図はこの発明にお
けるＰ個の分割された副走査（以下、副走査ブロックと
いう）の駆動速度の一設定例を示すものであり、副走査
ブロック毎に発生する符号化ビット数Ｂｉ／Ｐ〔ｂｉｔ
／ｂｌ比ｋ〕と副走査ブロックの駆動速度Ｖｉ〔ｂＩＭ
ｋ／ｓｅｃ〕との関係を図示したものである。
けるＰ個の分割された副走査（以下、副走査ブロックと
いう）の駆動速度の一設定例を示すものであり、副走査
ブロック毎に発生する符号化ビット数Ｂｉ／Ｐ〔ｂｉｔ
／ｂｌ比ｋ〕と副走査ブロックの駆動速度Ｖｉ〔ｂＩＭ
ｋ／ｓｅｃ〕との関係を図示したものである。
以下Ｎ個の副走査フロックの駆動速度の設定方法につい
て説明する。ファクシミリにおいて、ライン単位に発生
する符号化ビット数の最大値Ｂｍａｘ〔ｂｉｔ／ｌｉｎ
ｅ〕を最小値Ｂｍｉｎ〔ｂｉｔ／ｌｉ船／は符号化方式
およびファクシミリ装置の最４・伝送時間等により決定
される。
て説明する。ファクシミリにおいて、ライン単位に発生
する符号化ビット数の最大値Ｂｍａｘ〔ｂｉｔ／ｌｉｎ
ｅ〕を最小値Ｂｍｉｎ〔ｂｉｔ／ｌｉ船／は符号化方式
およびファクシミリ装置の最４・伝送時間等により決定
される。
従って副走査ブロック毎に発生する最大符号化ビット数
は、１ラインの技大符号化ビット数Ｂｍａｘ〔ｂｉｔ／
ｌｉｎｅ〕を、副走査の分割数Ｐで割った値Ｂｍａｘ／
Ｐ〔ｂｉｔ／ｂＩＭｋ〕で示される。また副走査ブロッ
ク毎に発生する最大符号化ビット数は、１ラインの最小
符号化ビット数Ｂｍｉｎ〔ｂｉｔ／ｌｉ船〕よりＢｍｉ
ｎ／Ｐ〔ｂｉｔ／ｂｌｏｃｋ〕により近似的に示される
。ここで、副走査ブロックの駆動速度は、各副走査ブｏ
ックの符号化ビット数の伝送時間に対応させ、伝送速度
をｆ のｉｔ／ｓｅｃ／〕とすると、最大副走査ブロッ
ク駆動速度Ｖ，〔ｂｌｏｋ／ｓｅｃ〕，最小副走査ブロ
ック駆動速度ＶＮ〔ｂｌｏｃｋ／ｓｅｃ〕はそれぞれ下
記第｛１），‘２’式で示される。
は、１ラインの技大符号化ビット数Ｂｍａｘ〔ｂｉｔ／
ｌｉｎｅ〕を、副走査の分割数Ｐで割った値Ｂｍａｘ／
Ｐ〔ｂｉｔ／ｂＩＭｋ〕で示される。また副走査ブロッ
ク毎に発生する最大符号化ビット数は、１ラインの最小
符号化ビット数Ｂｍｉｎ〔ｂｉｔ／ｌｉ船〕よりＢｍｉ
ｎ／Ｐ〔ｂｉｔ／ｂｌｏｃｋ〕により近似的に示される
。ここで、副走査ブロックの駆動速度は、各副走査ブｏ
ックの符号化ビット数の伝送時間に対応させ、伝送速度
をｆ のｉｔ／ｓｅｃ／〕とすると、最大副走査ブロッ
ク駆動速度Ｖ，〔ｂｌｏｋ／ｓｅｃ〕，最小副走査ブロ
ック駆動速度ＶＮ〔ｂｌｏｃｋ／ｓｅｃ〕はそれぞれ下
記第｛１），‘２’式で示される。
Ｖ，＝ｆ・ＰノＢｍｉｎ〔ｂｌｏｃｋ／ｓｅｃ〕 ，
．．．．．【１｝ＶＮ＝ｆ・Ｐ／Ａｍａｘ〔ｂＩＭｋ／
ｓｅｃ〕 ．．．．．．■また、残り（Ｎ−２）個の
副走査ブロックの駆動速度Ｖ２，Ｖ３，・・・，Ｖ（Ｎ
‐，）の設定は、機構系の追従特性を考慮し副走査ブロ
ックの駆動速度が一段階変化しても（Ｖ，→（…）また
はＶｉ→Ｖ（ｉ−，））、滑らかな副走査の駆動動作が
実現でき、送りむらが少なく、ある一定の画品質が得ら
れ、かつ騒音等が発生しないように設定すればよい。第
２図はこの発明のファクシミリ送信機に適用した場合の
一実施例であり、１は送信原稿、２はローラ、３はピン
チローラ、４は結像レンズ、５は読取素子、６，７はラ
ンチメモリまたはブロックメモリ（以下ラインメモリと
いう）、８ａ，８ｂは連動する切換スイッチ、９は符号
化回路、１０はバッファメモリ、１１はモデム、１２は
バッファメモリ蓄積ビット数検出回路、１３は副走査制
御回路、１４はパルスモー夕等副走査用モータである。
次にこの発明の動作を説明する。
．．．．．【１｝ＶＮ＝ｆ・Ｐ／Ａｍａｘ〔ｂＩＭｋ／
ｓｅｃ〕 ．．．．．．■また、残り（Ｎ−２）個の
副走査ブロックの駆動速度Ｖ２，Ｖ３，・・・，Ｖ（Ｎ
‐，）の設定は、機構系の追従特性を考慮し副走査ブロ
ックの駆動速度が一段階変化しても（Ｖ，→（…）また
はＶｉ→Ｖ（ｉ−，））、滑らかな副走査の駆動動作が
実現でき、送りむらが少なく、ある一定の画品質が得ら
れ、かつ騒音等が発生しないように設定すればよい。第
２図はこの発明のファクシミリ送信機に適用した場合の
一実施例であり、１は送信原稿、２はローラ、３はピン
チローラ、４は結像レンズ、５は読取素子、６，７はラ
ンチメモリまたはブロックメモリ（以下ラインメモリと
いう）、８ａ，８ｂは連動する切換スイッチ、９は符号
化回路、１０はバッファメモリ、１１はモデム、１２は
バッファメモリ蓄積ビット数検出回路、１３は副走査制
御回路、１４はパルスモー夕等副走査用モータである。
次にこの発明の動作を説明する。
送信原稿１はローラ２とピンチローラ３により挟圧され
て、あらかじめ設定された副走査ブロック毎の駆動速度
で送られ、図示しない蟹光灯等による光源で走査すべき
部分を照射し、送信原稿１の反射光を結像レンズ４によ
り縮小し、諸取素子５の光電変換部で受光し画信号を発
生する。画信号は切換スイッチ８ａを介してラインメモ
リ６に一旦蓄積される。ラインメモリ６に蓄積すべき画
信号の読取りと同時に、すでにラインメモリ７に蓄積さ
れている画信号は切換スイッチ８ｂを介して符号化回路
９に送られ符号化された後、バッファメモリー０に蓄積
され、さらにモデム１１に送られ、一定の伝送速度で伝
送路に送出される。また、ラインメモリ６と７は１ライ
ン分の副走査終予後、切換スイッチ８ａ，８ｂにより交
互に切替わる。ここで、前述したように発生する符号化
ビット数は変化するため、バッファメモリ１０のオーバ
フロー，アンダフローを防止するため発生する符号化ビ
ット数に対応した副走査ブロックの駆動速度で副走査を
行う必要がある。
て、あらかじめ設定された副走査ブロック毎の駆動速度
で送られ、図示しない蟹光灯等による光源で走査すべき
部分を照射し、送信原稿１の反射光を結像レンズ４によ
り縮小し、諸取素子５の光電変換部で受光し画信号を発
生する。画信号は切換スイッチ８ａを介してラインメモ
リ６に一旦蓄積される。ラインメモリ６に蓄積すべき画
信号の読取りと同時に、すでにラインメモリ７に蓄積さ
れている画信号は切換スイッチ８ｂを介して符号化回路
９に送られ符号化された後、バッファメモリー０に蓄積
され、さらにモデム１１に送られ、一定の伝送速度で伝
送路に送出される。また、ラインメモリ６と７は１ライ
ン分の副走査終予後、切換スイッチ８ａ，８ｂにより交
互に切替わる。ここで、前述したように発生する符号化
ビット数は変化するため、バッファメモリ１０のオーバ
フロー，アンダフローを防止するため発生する符号化ビ
ット数に対応した副走査ブロックの駆動速度で副走査を
行う必要がある。
すなわち、副走査用モータ１４のＰステップを１ライン
の副走査に対応させ、副走査用モータ１４の駆動速度を
１ステップ毎に可変するものである。そこで、バッファ
メモリ１川こ基準値Ｋ，，Ｋ２を設け、前ブロックの駆
動終了時点でバッファメモリ蓄積ビット数検出回路１２
によりバッファメモリ１０の蓄積ビット数を検出し、副
走査制御回路１３にバッファメモリ蓄積ビット数信号を
送る。
の副走査に対応させ、副走査用モータ１４の駆動速度を
１ステップ毎に可変するものである。そこで、バッファ
メモリ１川こ基準値Ｋ，，Ｋ２を設け、前ブロックの駆
動終了時点でバッファメモリ蓄積ビット数検出回路１２
によりバッファメモリ１０の蓄積ビット数を検出し、副
走査制御回路１３にバッファメモリ蓄積ビット数信号を
送る。
副走査制御回路１３には第１図に示したブロックの駆動
速度パターンが記憶されており、バッファメモリ蓄積ビ
ット数がＫがＫ，ＳＫＳＫ２ならば、前ブロックの駆動
速度Ｖｉをそのまま維持し、０くＫくＫ，なるば、前ブ
ロックの駆動速度Ｖｉより一段階遠に駆動速度Ｖ（ｉ‐
，）を選択し、また、Ｋ２＜Ｋならば前ブロックの駆動
速度Ｖｉより一段階遅い駆動速度Ｖ（ｉ‐，）を選択し
、副走査用モータ１４の駆動制御を行う（ただし、Ｖ（
ｉ＋，）＜Ｖ．＜Ｖ（；−，）である）。ここで、基準
値Ｋ，，Ｋ２の値は、副走査ブロックの駆動速度Ｖｉ伝
送速度等により決定される。以上のように、バッファメ
モリ１０の蓄積ビット数により、副走査ブロックの駆動
速度を前ブロックの駆動速度より一段階遅くするか、そ
のまま維持するか、一段階遠くするか、副走査ブロック
毎に副走査の制御を行い原則として副走査を停止するこ
となく、発生する符号化信号を時間的に平滑化でき、伝
送路との整合が可能となる。
速度パターンが記憶されており、バッファメモリ蓄積ビ
ット数がＫがＫ，ＳＫＳＫ２ならば、前ブロックの駆動
速度Ｖｉをそのまま維持し、０くＫくＫ，なるば、前ブ
ロックの駆動速度Ｖｉより一段階遠に駆動速度Ｖ（ｉ‐
，）を選択し、また、Ｋ２＜Ｋならば前ブロックの駆動
速度Ｖｉより一段階遅い駆動速度Ｖ（ｉ‐，）を選択し
、副走査用モータ１４の駆動制御を行う（ただし、Ｖ（
ｉ＋，）＜Ｖ．＜Ｖ（；−，）である）。ここで、基準
値Ｋ，，Ｋ２の値は、副走査ブロックの駆動速度Ｖｉ伝
送速度等により決定される。以上のように、バッファメ
モリ１０の蓄積ビット数により、副走査ブロックの駆動
速度を前ブロックの駆動速度より一段階遅くするか、そ
のまま維持するか、一段階遠くするか、副走査ブロック
毎に副走査の制御を行い原則として副走査を停止するこ
となく、発生する符号化信号を時間的に平滑化でき、伝
送路との整合が可能となる。
ここで、読取素子５がＣＣＤ等の１ライン一括読取方式
の場合にはラインメモリ（Ａ４判で幻ｏｔ／肌とすると
１７２＆ｉｔのメモリ）２本が必要となるが、各副走査
ブロック毎の画信号を講取りが可能な場合には、ブロッ
クメモリ（Ｐ＝１２とすると１７２８／１２＝１４４ｂ
ｉｔのメモリ）２本を設けるだけでよい。ただし、符号
化速度が大なる場合にはラインメモリあるいはブロック
メモリは３本以上必要となるし、さらに２次元符号化方
式を用いる場合には、符号化時の参照用ラインメモリＩ
本が追加となる。また、第２図の実施例においてはパル
スモータを駆動源として用いたが、直流モータ等の他の
駆動源を用いてもよい。さらに、この発明をファクシミ
リ受信機に適用する場合には、送信機の場合とは逆にバ
ッファメモリ１０の蓄積ビット数ＫがＫ，ＳＫＳＫ２な
らば、前ブロックの駆動速度Ｖｉをそのまま維持し、０
くＫ＜Ｋ，ならば、前ブロックの駆動速度Ｖｉより一段
階遅い駆動速度Ｖ川，）を選択し、また、Ｋ２＜Ｋなら
ば、前ブロックの駆動速度Ｖｉより一段階遠い駆動速度
Ｖ（ｉ‐，）を選択することにより、送信機の場合と同
様の効果を得ることができる。
の場合にはラインメモリ（Ａ４判で幻ｏｔ／肌とすると
１７２＆ｉｔのメモリ）２本が必要となるが、各副走査
ブロック毎の画信号を講取りが可能な場合には、ブロッ
クメモリ（Ｐ＝１２とすると１７２８／１２＝１４４ｂ
ｉｔのメモリ）２本を設けるだけでよい。ただし、符号
化速度が大なる場合にはラインメモリあるいはブロック
メモリは３本以上必要となるし、さらに２次元符号化方
式を用いる場合には、符号化時の参照用ラインメモリＩ
本が追加となる。また、第２図の実施例においてはパル
スモータを駆動源として用いたが、直流モータ等の他の
駆動源を用いてもよい。さらに、この発明をファクシミ
リ受信機に適用する場合には、送信機の場合とは逆にバ
ッファメモリ１０の蓄積ビット数ＫがＫ，ＳＫＳＫ２な
らば、前ブロックの駆動速度Ｖｉをそのまま維持し、０
くＫ＜Ｋ，ならば、前ブロックの駆動速度Ｖｉより一段
階遅い駆動速度Ｖ川，）を選択し、また、Ｋ２＜Ｋなら
ば、前ブロックの駆動速度Ｖｉより一段階遠い駆動速度
Ｖ（ｉ‐，）を選択することにより、送信機の場合と同
様の効果を得ることができる。
また、バッファメモリ１０の容量の大きさによっては、
副走査を一時停止させることもあるのは当然である。そ
して、この発明においては副走査動作中に議取り、記録
を行うため整定時間が必要でなく高速化がはかれる。第
３図はこの発明における副走査用モータ１４の駆動パル
スａと各ブロックの駆動速度ｂと副走査位置ｃの関係を
図示したものであり、１ラインにパルスモータ５ステッ
プを割り当てた場合で、ｏｃは副走査の１ライン分の変
位を示すものである。
副走査を一時停止させることもあるのは当然である。そ
して、この発明においては副走査動作中に議取り、記録
を行うため整定時間が必要でなく高速化がはかれる。第
３図はこの発明における副走査用モータ１４の駆動パル
スａと各ブロックの駆動速度ｂと副走査位置ｃの関係を
図示したものであり、１ラインにパルスモータ５ステッ
プを割り当てた場合で、ｏｃは副走査の１ライン分の変
位を示すものである。
同図に示すように、１ライン分の副走査を５ブロックに
分割し、かつ各ブロックの駆動速度の変化は、第１図の
ブロックの駆動速度の設定方法で示したように機構系の
追従性を考慮し、送りむら、騒音等を押えた設定となっ
ているため、第３図ｃの副走査位置の変化図に示すよう
に１ラインの中で駆動速度を徐々に変化させるため極め
て糟らかな動作が実現でき、騒音の低下、送りむらの減
少が期待できる。なお、上記の実施例では、Ｎ個のブロ
ックの駆動速度の選択を一段階ずつ変化させたが、この
発明はこれに限定されるものでなく、送りむらを許容す
れば、二段階以上変化させてをよいことはいうまでもな
い。
分割し、かつ各ブロックの駆動速度の変化は、第１図の
ブロックの駆動速度の設定方法で示したように機構系の
追従性を考慮し、送りむら、騒音等を押えた設定となっ
ているため、第３図ｃの副走査位置の変化図に示すよう
に１ラインの中で駆動速度を徐々に変化させるため極め
て糟らかな動作が実現でき、騒音の低下、送りむらの減
少が期待できる。なお、上記の実施例では、Ｎ個のブロ
ックの駆動速度の選択を一段階ずつ変化させたが、この
発明はこれに限定されるものでなく、送りむらを許容す
れば、二段階以上変化させてをよいことはいうまでもな
い。
以上説明したように、この発明は１ラインの副走査をＰ
個の副走査ブロックに分割し、Ｎ個の副走査ブロックの
駆動速度をあらかじめ設定しておき、前記Ｎ個の駆動速
度のいずれか１つを順次選択するようにしたので、副走
査を停止することなく滑らかな動作が実現できる。
個の副走査ブロックに分割し、Ｎ個の副走査ブロックの
駆動速度をあらかじめ設定しておき、前記Ｎ個の駆動速
度のいずれか１つを順次選択するようにしたので、副走
査を停止することなく滑らかな動作が実現できる。
さらに、Ｎ個の駆動速度のいずれか１つを一段階ずつ選
択するようにしたので、送りむらが常に一定値以下にお
さえられ、かつ騒音を低下させることができる。
択するようにしたので、送りむらが常に一定値以下にお
さえられ、かつ騒音を低下させることができる。
従って、冗長度抑圧符号化技術を用いるファクシミリに
おける副走査の低騒音化、高速化、ならびに高精度化が
可能となり、さらには送りむらの減少をはかることがで
き、画品質を向上することがでる利点を有するものであ
る。
おける副走査の低騒音化、高速化、ならびに高精度化が
可能となり、さらには送りむらの減少をはかることがで
き、画品質を向上することがでる利点を有するものであ
る。
第１図はこの発明はおけるＰ個に分割されたブロックの
駆動速度の一設定例を示す図、第２図はこの発明をファ
クシミリ送信機に適用した場合に一実施例を示すブロッ
ク図、第３図ａ〜ｃはこの発明による記録例を説明する
ための図、第３図ａは駆動パルスを示す図、第３図ｂは
副走査ブロックの駆動速度を示す図、第３図ｃは副走査
の変位を示す図である。 図中、１は送信原稿、２はロ−ラ、３はピンチローラ、
４は結像レンズ、５は読取素子、６，７はラインメモリ
またはブロックメモリ、８ａ，８ｂは切換スィ‐ッチ、
９は符号化回路、１０はバッフアメモリ、１１はモデム
、１２はバツフアメモリ蓄積ビット数検出回路、１３は
副走査制御回路、１４は副走査用モータである。 第１図 第３図 図 Ｎ 船
駆動速度の一設定例を示す図、第２図はこの発明をファ
クシミリ送信機に適用した場合に一実施例を示すブロッ
ク図、第３図ａ〜ｃはこの発明による記録例を説明する
ための図、第３図ａは駆動パルスを示す図、第３図ｂは
副走査ブロックの駆動速度を示す図、第３図ｃは副走査
の変位を示す図である。 図中、１は送信原稿、２はロ−ラ、３はピンチローラ、
４は結像レンズ、５は読取素子、６，７はラインメモリ
またはブロックメモリ、８ａ，８ｂは切換スィ‐ッチ、
９は符号化回路、１０はバッフアメモリ、１１はモデム
、１２はバツフアメモリ蓄積ビット数検出回路、１３は
副走査制御回路、１４は副走査用モータである。 第１図 第３図 図 Ｎ 船
Claims (1)
- １ 冗長度抑圧符号化技術を用いるフアクシミリにおい
て、１ラインの副走査をＰ個のブロツクに分割し、かつ
あらかじめ符号化ビツト数に対応したＮ個のそれぞれ異
なる前記ブロツクの駆動速度を設定し、バツフアメモリ
にあらかじめ設定した基準値Ｋ＿１，Ｋ＿２（Ｋ＿１≦
Ｋ＿２）と、このバツフアメモリに蓄積された符号化ビ
ツト数Ｋとを比較し、次ブロツクの駆動速度の選択を、
送信時には、０≦Ｋ≦Ｋ＿１のとき一段階速い駆動速度
、Ｋ＿１≦Ｋ≦Ｋ＿２のとき前ブロツクの駆動速度と同
じ速度、Ｋ＿２＜Ｋのとき一段階遅い駆動速度に、受信
時には、０≦Ｋ≦Ｋ＿１のとき一段階遅い駆動速度、Ｋ
＿１≦Ｋ≦Ｋ＿２のとき前ブロツクの駆動速度と同じ速
度、Ｋ＿２＜Ｋのとき一段階速い駆動速度に、制限する
ことを特徴とするフアクシミリの副走査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14303280A JPS6028470B2 (ja) | 1980-10-15 | 1980-10-15 | フアクシミリの副走査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14303280A JPS6028470B2 (ja) | 1980-10-15 | 1980-10-15 | フアクシミリの副走査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5767377A JPS5767377A (en) | 1982-04-23 |
| JPS6028470B2 true JPS6028470B2 (ja) | 1985-07-04 |
Family
ID=15329315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14303280A Expired JPS6028470B2 (ja) | 1980-10-15 | 1980-10-15 | フアクシミリの副走査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028470B2 (ja) |
-
1980
- 1980-10-15 JP JP14303280A patent/JPS6028470B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5767377A (en) | 1982-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0576226B1 (en) | Method and apparatus for reading image of image scanner-reader | |
| JPS63173458A (ja) | 可変速度走査制御方法及び装置 | |
| US5239393A (en) | Image reading apparatus | |
| EP0363983B1 (en) | Image reading apparatus | |
| EP0966150B1 (en) | Image processing apparatus and image processing method, and storage media storing said method as a program | |
| JP4215231B2 (ja) | 画像読み取り装置及び画像形成装置 | |
| JP3585976B2 (ja) | 画像読み取り装置 | |
| US5095372A (en) | Combined copying machine and facsimile scanner and method | |
| JPS6233790B2 (ja) | ||
| JPS6028470B2 (ja) | フアクシミリの副走査方法 | |
| US5473445A (en) | Image scanner and image scanning method | |
| JPS6028469B2 (ja) | フアクシミリの副走査方法 | |
| JPS6234314B2 (ja) | ||
| JPS61205068A (ja) | 画像情報装置 | |
| JPS5919663B2 (ja) | フアクシミリの副走査方法 | |
| JPH028514B2 (ja) | ||
| JPS5940765A (ja) | 記録方式 | |
| JPS5854778A (ja) | ２次元符号化方式のフアクシミリ装置における自動線密度切替制御方式 | |
| EP0606076B1 (en) | Reader for a facsimile apparatus | |
| JPS6226625B2 (ja) | ||
| JPH1020631A (ja) | 画像形成装置 | |
| JPH05176130A (ja) | ファクシミリ装置及びその記録制御方法 | |
| JPS5919664B2 (ja) | フアクシミリ送信機の副走査方法 | |
| JPS6030262A (ja) | 画像処理装置 | |
| JPS5919662B2 (ja) | フアクシミリ受信機の副走査方法 |